数字电子技术基础

官官方工学老师·38 页·深入（追求细节与边界）·0 次浏览·2 天前
✦ 数字电子技术基础工学数字电子技术基础三态输出门
TTL反相器数字电路传输特性噪声边界

TTL反相器技术基础

掌握晶体管级电路、传输特性曲线与噪声边界

按 空格/→ 演示下一步

1 / 38 页

全部页面点击任意一页，跳回舞台从这页播放

TTL反相器数字电路传输特性噪声边界

TTL反相器技术基础

掌握晶体管级电路、传输特性曲线与噪声边界

1第 1 页 · TTL反相器技术基础

什么是TTL反相器

上一页你看到了TTL反相器的电路骨架。但只把它当一堆三极管和电阻，就错过了它真正在做的事——它做的不是放大，也不是开关，而是把物理世界连续变化的电压，离散成数字世界清清楚楚的0和1。

取反功能
输入高电平(Vih)则输出低电平(Vol)；输入低电平则输出高电平(Voh)
物理到数字
把连续可变的模拟电压，离散成两种稳定可识别的逻辑状态
双极型实现
BJT三极管工作在饱和(导通)与截止(关断)两态，靠电流驱动
边界判据
以Vil/Vih为输入阈值划界，输出有Voh/Vol稳定电平与噪声容限
桥梁角色
让模糊的物理电压能被精确判读为0或1，是物理通向逻辑的接口
唱反调的翻译官对应 →TTL反相器

A语言'高'(高电平)翻成B语言'低'(低电平)；A'低'翻成B'高'——形式保留，逻辑翻转

Vout=Vin‾,VIL≤0.8V,VIH≥2.0VV_{out} = \overline{V_{in}},\quad V_{IL} \le 0.8\text{V},\quad V_{IH} \ge 2.0\text{V}
2第 2 页 · 什么是TTL反相器

TTL反相器的完整电路结构

从左到右三级串联：输入级把外部信号转为电流，倒相级分相控制，输出级推挽输出。

图解渲染中…
S1：多发射极管T1 + 钳位二极管D1D2，完成电平转换S2：T2 把B点单端信号分成C/D两个互补控制信号S3：T3上拉管与T4下拉管构成推挽输出P3：D点高电平时T3饱和导通，把Y端拉到高电平
3第 3 页 · TTL反相器的完整电路结构

输入级电路：多发射极晶体管

多发射极结构实现「与」逻辑，3个输入端的工作状态分析

输入级电路：多发射极晶体
多发射极结构实现「与」逻辑，3个输入端的工作状态分析
4第 4 页 · 输入级电路：多发射极晶体管

输出级电路：图腾柱结构

主动推挽输出，实现高低电平的快速切换

输出级电路：图腾柱结构
主动推挽输出，实现高低电平的快速切换
5第 5 页 · 输出级电路：图腾柱结构

TTL反相器的工作原理

信号从输入端到输出端，要经过四级晶体管的接力传递。

1
输入级接收信号
多发射极晶体管T1根据输入电平决定导通方向
2
T1反向分裂
输入为高时T1工作于反向放大区，完成逻辑取反
3
中间级放大
T2把相位关系放大，分别驱动上下两路输出管
4
图腾柱输出
T3和T4轮流导通，输出端得到干净的反相电平
6第 6 页 · TTL反相器的工作原理

高低电平的判断依据

上一页讲清了TTL反相器在输入高低时输出会翻转。但问题来了：多高的电压算'高'，多低的算'低'？这需要从晶体管本身的行为来界定——看它何时彻底导通、何时彻底截止。

饱和的临界条件
V_BE≈0.7V、两结正偏，V_CE被钳到约0.3V，I_C不再随β增长
截止的临界条件
V_BE<0.5V，发射结未真正开启，I_C≈0，晶体管彻底关闭
V_OL的确定
输出低电平≈下管饱和压降 V_CE(sat)≈0.3V
V_OH的确定
输出高电平≈V_CC-2V_BE≈3.4V，由上拉复合管导通压降决定
水龙头的全开与全关对应 →晶体管的饱和与截止

只有完全拧到位水流才稳；中间半开半关时水流乱不受控——逻辑电平只能落在两端

VOL≈VCE(sat)≈0.3V,VOH≈VCC−2VBE≈3.4VV_{OL}\approx V_{CE(sat)}\approx 0.3\text{V},\quad V_{OH}\approx V_{CC}-2V_{BE}\approx 3.4\text{V}
7第 7 页 · 高低电平的判断依据

输入特性与输出特性概览

沿着箭头从左读到右：先看输入端的电压电流关系，再看它如何决定输出，最终落到两条输出伏安特性曲线。

图解渲染中…
B：Vi≈0.8V是高低电平的临界转折点C：低电平时电流从输入端流出，约1mAD：高电平时反向漏电流流入，约40μAG：Vo为高时的拉电流能力曲线
8第 8 页 · 输入特性与输出特性概览

输入伏安特性曲线

沿 V_I 轴从左到右走一遍，每段对应曲线上的一个工作点与关键电流参数。

图解渲染中…
A：V_I=0时电流流出最大，即输入短路电流 I_ISC：T1 的 BE 结零偏，输入电流过零，曲线方向反转F：V_I=5V 时 T1 反向工作，仅漏电流 I_IH 流入
9第 9 页 · 输入伏安特性曲线

输出伏安特性曲线

按输出电平分两支：左看拉电流与高电平压降，右看灌电流与低电平压升

图解渲染中…
B：分高/低电平两种状态C：上管 T4 导通、下管 T5 截止D：下管 T5 导通、上管 T4 截止I：高电平时最大可拉出电流
10第 10 页 · 输出伏安特性曲线

输入端负载特性

上页画了输入伏安曲线，那是输入端'自身的脾气'——固定输入电压看它要多大电流。这页反过来：外接上拉电阻后，电阻和输入端的电流'互相拉扯'，电压到底落在哪？

TTL输入的电流方向
低电平电流流出输入端（灌电流），高电平电流流入输入端（拉电流）
低电平输入电流IIL
约1.6mA，从输入端流出，经内部三极管到地
高电平输入电流IIH
约40μA，从Vcc经上拉电阻流入输入端
上拉电阻的分压作用
输入电压 = Vcc - 输入电流 × 上拉电阻值
输入负载特性曲线
横轴Rp、纵轴Vi，反映电阻增大时输入电压被拉高的趋势
水管与水压对应 →上拉电阻与输入电压

水管太细（Rp小）遇上大用水量（IIL），水压（Vi）会被拉低；管子够粗才能维持高水压

Vi=VCC−IIL⋅RpV_i = V_{CC} - I_{IL} \cdot R_p
11第 11 页 · 输入端负载特性

扇出系数的定义

一个门能驱动多少个同类门，定义与物理意义

扇出系数的定义
一个门能驱动多少个同类门，定义与物理意义
12第 12 页 · 扇出系数的定义

扇出系数的计算方法

扇出系数必须分高低电平分别推，最后取较小那个。

1
锁定最坏情况
输出要同时承担拉电流与灌电流，先看哪个更紧张
2
低电平扇出
低电平输出吸收所有负载的 I_IL，故 N_L = I_OL / I_IL
3
高电平扇出
高电平输出提供所有负载的 I_IH，故 N_H = I_OH / I_IH
4
取最小定值
高低电平均得满足，最终 N = min(N_L, N_H)
13第 13 页 · 扇出系数的计算方法

传输延迟时间的基本概念

静态特性告诉我们『电平对不对』，但还有个问题没回答——电路『反应有多快』？从输入跳变到输出稳定之间，永远存在一段不可消除的延迟。

t_PHL（高→低延迟）
输入电压越过1.5V到输出降到1.5V的时间间隔
t_PLH（低→高延迟）
输入电压越过1.5V到输出升到1.5V的时间间隔
平均传输延迟 t_pd
两次延迟取算术平均，综合表征门的速度
时延限制最高频率
n级门串联时，最大工作频率 f_max ≈ 1/(n·t_pd)
人听到口令到起跑对应 →t_pd（信号穿过反相器）

口令=输入信号，起跑=输出响应，听到与起跑之间的时间就是传输延迟

tpd=tPHL+tPLH2t_{pd}=\frac{t_{PHL}+t_{PLH}}{2}
14第 14 页 · 传输延迟时间的基本概念

传输延迟时间的形成机理

延迟不是单一环节造成，而是四级机制从物理到电路依次叠加的结果。

1
基区电荷存储
双极晶体管基区存有少子载流子，开关时必须注入或抽取，这是一切延迟的物理根源。
2
多发射极管反向
输入由低变高时，T1 进入反向有源区，基区存储电荷需要消散，是 tPLH 的主要来源。
3
输出级交替切换
T2 倒相后驱动输出级，T3、T4 交替导通，存在短暂的共导或死区。
4
节点电容充放电
负载电容和寄生电容通过导通管充放电，RC 时间常数决定最终上升/下降斜率。
15第 15 页 · 传输延迟时间的形成机理

传输延迟时间的测量方法

python

用Python+PyVISA控制信号源和示波器，按50%过零法自动测出74LS04反相器的tPHL。

代码高亮加载中…

L11给标准TTL电平输入；L13把输入/输出分别送CH1/CH2；L17在1.5V中点触发——tPHL定义关键；L25/L26找穿越1.5V的采样点；L30索引差×采样间隔即tPHL。

16第 16 页 · 传输延迟时间的测量方法

输入噪声容限

前面看到输入输出特性各有几条特征线，它们交叉处划出了「能正确识别逻辑」的边界。问题是：实际电路上有噪声叠加，这个边界到底留了多少余量？

四个门槛电压
输出低最高 V_OL、输出高最低 V_OH、输入低最高 V_IL、输入高最低 V_IH
低电平噪声容限
V_NL = V_IL − V_OL，输入端仍能识别为低的最大余量
高电平噪声容限
V_NH = V_OH − V_IH，输入端仍能识别为高的最大余量
典型TTL数值
V_NL ≈ 0.4 V，V_NH ≈ 0.4 V，两侧余量基本对称
不确定区
V_IL 与 V_IH 之间是过渡区，噪声不能让信号落入此处
两人隔墙对话对应 →噪声容限

说话音量有最低可懂阈值，听者有容忍底线，两者之差就是抗干扰余量

VNL=VIL−VOL,VNH=VOH−VIHV_{NL}=V_{IL}-V_{OL},\quad V_{NH}=V_{OH}-V_{IH}
17第 17 页 · 输入噪声容限

交流噪声容限

上一页讲的输入噪声容限默认干扰是稳定的直流偏移。但实际电路里，干扰多是瞬间的窄脉冲——比如串扰、毛刺。电路对瞬态干扰的容忍能力，就是交流噪声容限。

定义
对窄脉冲干扰的最大容忍幅度，描述幅度与脉宽的关系
与直流的区别
直流看稳态偏移能否触发翻转；交流看脉冲能否在脉宽内把输入推到阈值
脉宽影响容限
脉冲越短，允许幅度越大；脉宽趋长时容限逼近直流噪声容限
形成机理
寄生电容的积分效应，窄脉冲来不及把电容充到阈值电压
短促一推 vs 持续推对应 →窄脉冲干扰 vs 直流噪声

短促推一下你踉跄一下就站稳；持续推会把你推倒——脉冲越短，电路越扛得住

18第 18 页 · 交流噪声容限

电源的动态尖峰电流

开关瞬间产生的电流尖峰，产生机理与危害

电源的动态尖峰电流
开关瞬间产生的电流尖峰，产生机理与危害
19第 19 页 · 电源的动态尖峰电流

减小尖峰电流的措施

上一页我们看到，多个门同时翻转时电源会出现瞬时大电流尖峰——这会通过寄生电感产生噪声。怎么办？工程上有三板斧。

去耦电容
每片芯片电源脚并联高频电容，本地储能应对瞬态电流
接地设计
低阻抗地平面，公共地线减少阻抗耦合与地弹
布局布线优化
缩短电源与芯片走线，减小寄生电感
高层用水高峰期对应 →抑制电源尖峰电流

楼顶水箱就近供水=去耦电容；分区独立水管=接地设计；主管加粗=优化走线降电感

Vnoise=L⋅didtV_{noise}=L\cdot\frac{di}{dt}
20第 20 页 · 减小尖峰电流的措施

TTL门电路家族概览

图示 TTL 门电路家族从反相器到与非门、或非门的逻辑扩展路径

图解渲染中…
a1：家族起点，逻辑功能为单输入取反a3：与非门输入级特征：多发射极管实现多输入'与'a4：或非门输入级特征：并联三极管实现多输入'或'a7：组合多种门电路得到更复杂的复合门
21第 21 页 · TTL门电路家族概览

TTL与非门电路结构

从左到右：多发射极完成与运算，反相级取反，两级串联即与非。共4步。

图解渲染中…
M：多发射极：任一输入为低即导通拉低，实现与P：反相级Q2：把Q1集电极信号反相T：图腾柱：Q3Q4上下推挽，提供强驱动Y：最终输出与非运算结果
22第 22 页 · TTL与非门电路结构

TTL或非门电路结构

上一页我们看了TTL与非门，它把两个输入端都做在同一个晶体管里。或非门换了思路——把两个独立的晶体管并排放，让它们任一导通都能拉低输出。

T1与T2并联
两个输入管各管一路输入，共享集电极节点
任一输入高电平即触发
A或B任一为高，对应管导通，公共点被拉低
输出级完成反相
并联OR的结果送图腾柱，输出Y等于A OR B的非
与非门的兄弟结构
相比NAND仅输入级由串联改为并联
家里两个并联开关对应 →T1、T2并联结构

任一开关闭合灯就亮，对应OR；输出级再反一次得到NOR

Y=A+B‾Y=\overline{A+B}
23第 23 页 · TTL或非门电路结构

TTL与门和或门电路

两条平行路径：与非门、或非门输出各接一级倒相器，得到与门、或门。

图解渲染中…
I1：反相器：把与非门输出再取反一次I2：反相器：把或非门输出再取反一次AND：Y=(AB)'取反=AB，德摩根律OR：Y=(A+B)'取反=A+B
24第 24 页 · TTL与门和或门电路

集电极开路门（OC门）的工作原理

图腾柱的两个三极管一推一挽，把上面那只砍掉，集电极就悬在外面——这就是OC门。

砍掉上拉管
输出级只剩下面那只NPN三极管，集电极不再接内部Vcc，端口完全外露
必须外接上拉电阻
高电平由外部电阻RL接到Vcc来提供，门电路本身不产生高电平
两种状态对应
三极管饱和→输出低电平；截止→靠RL把线拉到Vcc，输出高电平
支持线与连接
多个OC门输出端可直接并联，共用上拉电阻，任一为低则总线为低
只有排水口的桶对应 →OC门输出结构

桶只能放水（拉低），要装满（高电平）得从外面接进水管（上拉电阻）

VOH=VCC−ILRLV_{OH} = V_{CC} - I_L R_L
25第 25 页 · 集电极开路门（OC门）的工作原理

OC门的「线与」功能

上页说到OC门输出是开路的，没有上拉管主动拉高。这个看似缺陷的特点，却让OC门有了TTL图腾柱无法做到的事——多个OC门输出可以直接并联在一根线上。

普通输出的并联隐患
图腾柱上下两管同时导通时，电源到地形成低阻通路，瞬态大电流足以烧毁器件
OC门的并联优势
OC门输出只有「拉低」和「悬浮」两种状态，多个并联不产生上下管直通冲突
线与的实现方法
并联点接上拉电阻到VCC；任一OC输出低则总线低，全部悬浮则总线被拉高
线与的逻辑表达
Y = Y₁·Y₂·…·Yₙ，「与」运算由连线直接完成，无需额外门电路
多开关并联接地+弹簧上拉对应 →多OC门并联+上拉电阻

任一开关闭合(OC输出低)→线被拉低；全部断开(OC全悬浮)→弹簧把线拉到高

Y=Y1⋅Y2⋅…⋅YnY = Y_1 \cdot Y_2 \cdot \ldots \cdot Y_n
26第 26 页 · OC门的「线与」功能

OC门的应用场景

上节我们看到OC门的输出管集电极是'悬空'的——必须外接上拉电阻才能输出高电平。这个看似多余的设计暗藏三大独门绝活：跨电压对话、共用一根线、大电流驱动。

电平转换
上拉电阻接V_CC'而非自身V_CC，输出高电平由V_CC'决定，可实现5V TTL对接12V CMOS等跨电压场景
总线驱动（线与）
多个OC门输出端并联在同一根线上，任一输出低则总线低，是I²C、CAN等总线协议的电路基础
功率驱动
负载接在V_CC与OC门集电极之间，电流不经芯片内部限流结构，可直接驱动继电器、LED等大电流器件
会议室抢答器对应 →OC门总线（线与）

多按钮共一根线，没人按时总线被上拉为高，谁按下谁把线拉到低——任意一方都能'发言'

27第 27 页 · OC门的应用场景

三态输出门的工作原理

OC门靠线与实现多输出并联，但只能集体拉低——任一门想单独输出高电平就会拖累整条线。三态门的思路更彻底：不让输出的门干脆彻底脱离总线。

三种输出状态
高电平H、低电平L、以及高阻态Z——既不输出H也不输出L，输出脚与内部电路完全断开
使能端EN的控制
EN有效时正常输出H或L；EN无效时强制进入高阻态，对外部电路完全隐身
高阻态的电路实现
在图腾柱基础上加入使能控制，EN无效时同时关断上下两个输出管，输出端悬空
典型应用：总线共享
多片三态门输出并联到同一总线，分时控制EN轮流驱动，互不干扰
会议室多支麦克风共用一根线对应 →三态门共享总线

只有被按下的麦接入线路，其他麦完全松开，总线让给下一位发言者

28第 28 页 · 三态输出门的工作原理

三态门的电路结构与真值表

从左向右读：数据 A 与使能 EN 汇入控制开关，按 EN 状态分支到两条输出路径。

图解渲染中…
SW：由EN选通的内部开关，决定输出走数据还是高阻Z：高阻Hi-Z不是电平而是阻抗，输出端相当于断开
29第 29 页 · 三态门的电路结构与真值表

三态门的典型应用

上页我们认识了高阻态——输出既不是高也不是低，相当于「断开」。那这个「断开」到底有什么用？这就要讲到三态门最经典的两大应用。

数据总线复用
多片芯片共用一组数据线，靠片选信号分时启用，避免输出对冲
双向信号传输
两个三态门反向并联，一根线既可发也可收，节省布线与引脚
总线竞争约束
任意时刻只能有一个三态门有效输出，其它必须保持高阻
单车道桥的红绿灯对应 →总线上的三态门

桥一次只放行一个方向，对应总线一次只允许一个三态门驱动

30第 30 页 · 三态门的典型应用

实验一：电压传输特性曲线观测

通过实验逐点测量，画出与非门的电压传输特性曲线，从中读出关键阈值。

1
搭建测试电路
与非门接VCC=5V，一输入端接可调直流源，另一输入端固定接高电平
2
逐点调节输入电压
从0V起缓慢增大Vin，在每个测量点停留稳定，避免跨过窄过渡区
3
记录对应的输出电压
用电压表在每个Vin点测Vout，得到一一对应的(Vin, Vout)数据对
4
绘制Vout-Vin曲线
横轴Vin纵轴Vout描点连线，呈现完整传输特性
5
提取关键阈值参数
从曲线上读出VOH、VOL、VIL、VIH，并观察过渡区斜率
31第 31 页 · 实验一：电压传输特性曲线观测

电压传输特性曲线分析

Vi从低到高扫一遍，S形曲线被切成五段，每段对应一组晶体管工作状态。

图解渲染中…
r1：T1深饱和，T2、T4截止，T3与D导通，Vo≈VOHr3：T2放大、T3开始导通，Vo下降斜率开始变陡r4：T2与T3同时放大，Vo急剧跌落，斜率绝对值最大r5：T2、T3深饱和，T4截止，Vo≈VOL稳定
32第 32 页 · 电压传输特性曲线分析

实验二：传输延迟时间测量

用示波器双通道法，把脉冲同时打到非门输入与输出，从两次跳变的时差里读出t_PHL与t_PLH。

1
搭建测试电路
信号源接输入端，双通道示波器同时探测输入与输出波形
2
输入方波激励
选合适频率幅度（如1MHz方波），让非门稳定工作在开关状态
3
标定50%电平点
在输入与输出波形的上升/下降沿上找到50%VCC的电压基准
4
测量t_PHL
输出由高变低时，输入下降沿50%点滞后到输出下降沿50%点的时差
5
测量t_PLH
输出由低变高时，输入上升沿50%点滞后到输出上升沿50%点的时差
33第 33 页 · 实验二：传输延迟时间测量

传输延迟测量误差分析

上一节我们用示波器测出了传输延迟，但测出来的数就是门电路「真实」的延迟吗？不一定——测量工具本身，会偷偷改变被测的电路。

仪器负载效应
探头引入约10pF寄生电容，与信号源内阻构成RC，拖慢边沿、让测得的延迟偏大
接地线电感效应
接地夹引入数nH电感，与电容谐振引发振铃，干扰50%阈值穿越时刻的判定
阈值定义差异
取50%中点还是10%~90%外推，标准不同，同一信号能差出数纳秒
接触与连接方式
地线长度、弹簧探针、走线距离都会改变寄生参数，影响重复性
在水里测短跑成绩对应 →用探头测电路延迟

水的阻力（探头寄生参数）让选手变慢，成绩偏离陆地真实值；想测真值，得把水抽掉（换用低电容有源探头）

Δtprobe≈Rsource⋅Cprobe\Delta t_{probe} \approx R_{source} \cdot C_{probe}
34第 34 页 · 传输延迟测量误差分析

核心概念自测

点击作答

TTL反相器电压传输特性曲线中，输出由高到低急剧下降的转折区内，T1与T2分别处于什么工作状态？

35第 35 页 · 核心概念自测

TTL反相器知识图谱

  • ✓TTL核心机制是「多发射极+推挽输出」的晶体管协同
  • ✓静态性能看电平与噪声容限，动态性能看延迟与尖峰
  • ✓OC门与三态门改造输出级，获得线与和总线共享能力
  • ✓同一家族门电路差异集中在输出级与逻辑实现方式
延伸主题：CMOS反相器的工作原理TTL与CMOS的接口电平转换74LS系列与标准TTL的差异
36第 36 页 · TTL反相器知识图谱

从门电路到数字系统

  • ✓TTL本质是电流控制的逻辑家族，所有参数都源于BJT开关物理
  • ✓静态低功耗与动态大尖峰、传输延迟是双极工艺的一体两面
  • ✓从反相器到三态门是模块化扩展，每加一层解决一个新约束
  • ✓扇出、噪声容限、速度、功耗之间存在不可回避的工程折衷
  • ✓TTL在CMOS时代退守驱动场景，但电路设计思想影响深远
延伸主题：CMOS门电路对比ECL与高速双极逻辑TTL-CMOS电平转换
37第 37 页 · 从门电路到数字系统

课后思考

先独立思考再看参考答案，把疑问带到下一节课讨论。

1TTL反相器状态翻转瞬间的动态尖峰电流，根源在输出级的哪个结构？仅靠减小上拉管导通电阻能彻底消除吗？

参考答案根源在图腾柱两管切换时短暂同时导通。只要保留推挽结构，这个重叠区就不可避免，只能用分级驱动等方式减小幅度，无法根除。

2需要多个输出做"线与"时，OC门和三态门都能挂到同一总线。两种方案在负载能力、速度和功耗上各有什么取舍？

参考答案OC门需外接上拉电阻，速度受RC限制且功耗随负载增大；三态门驱动强、速度快，但要求严格使能仲裁防止总线冲突。

3TTL曾主导数字电路，如今几乎被CMOS取代。从静态功耗、集成度和噪声容限三个维度看，TTL输在哪里？

参考答案TTL静态功耗为mA级，无法高密度集成；CMOS静态功耗近零，集成度可不断提升。TTL的速度与驱动优势也随CMOS工艺进步被追平。

38第 38 页 · 课后思考
数字电子技术基础 · 知识图解