想象一台只认'此刻'的咖啡机：你投入 5 元并按下'美式'，它立刻出一杯；不会记得你十分钟前点过什么。组合逻辑电路就是这种'只活在当下'的电路。

它们的根本差异在'是否有记忆'——这一条决定了能解决哪类问题。

上一页我们说组合逻辑电路只看输入就能定输出。但面对一张真实电路图——十几个门交叉相连——你从哪儿下手读出它到底实现了什么功能？

组合逻辑电路分析有四步：从电路图出发，逐步推导到功能描述。

上几页我们学会了「读懂」一个电路——现在反过来，给你一个需求，比如「三人表决多数通过」，怎么从零把它变成电路？这就是设计。

设计组合逻辑电路有标准四步，每步衔接上一步的输出。

上排从电路追到功能，下排从功能推到电路；三组虚线标出两边共同的逻辑式、化简与真值表。

上回我们把分析与设计流程都梳理了一遍。接下来往里填一类高频器件——编码器。它专做一件事：把『哪一个输入有效』翻译成『二进制编号』，相当于数字系统里的『点名员』。

8线-3线编码器框图及优先编码概念

上一页讲了编码器是『多选一压缩』，这一页反过来——译码器是把压缩的二进制代码『解压』成一路具体的控制信号。

从左读：地址与三路使能进入译码核，右侧8路仅一路为有效低。

编码器与译码器名字只差一个字，但数据流向相反——混淆点就在'编'与'译'的方向上。

加减乘除是 CPU 的命根子，而几乎所有运算最终都拆成加法。今天用前页的设计流程，做一位二进制加法器——它有两个经典形态：半加器和全加器。

全加器由两个半加器和一个或门级联而成，顺着箭头追踪每一比特信号的旅程。

上一页看清了一个全加器怎么算一位和。但 CPU 要做 64 位加法时,把 64 个全加器串起来就行了吗?两位工程师给出了截然不同的答案。

加法器已经能算得很快了，但真实芯片里常有几路数据同时涌入——比如内存、外设、总线都要送进 CPU。这就需要一个「调度员」在它们之间只挑一路放行，这就是数据选择器（MUX）。

看数据如何被选通：选择端译码→输入端匹配→使能端门控→输出汇总

加法器管"算什么"，数据选择器管"选哪条"——名字里都带"器"，但干的活截然不同。

前面做加法器时，若把每个与、或、非门都单独接线，功能虽能实现，芯片数量和排线却会迅速膨胀。更常见的做法，是用现成的中规模集成器件（MSI）完成一整类逻辑。

用数据选择器实现逻辑函数，五步把真值表翻译成电路连线。

Python 代码：把 F=Σm(1,3,4,6) 拆成 D0~D3 四个关于 C 的表达式，并验证 MUX 与原函数全 8 输入一致。

L2 定义原函数；L13 固定 AB 对 C 取两值即 Di；L14 把 4 种 (d0,d1) 归为 0/1/C/C'；L22 回灌 MUX 扫 8 输入验证一致。

将函数接或门，利用最小项展开

用 Python 真值表验证 3-8 译码器 + 一只或门即可实现 Σm(1,3,4,6)

译码器输出天然覆盖全部 8 个最小项；任一函数只需把对应 mi 接或门。L14 一行即把 Σm 表达式落地，L20 遍历全部输入确认两种实现等价。

MUX法和译码器法都能实现组合逻辑函数，但原理不同、适用场景不同。选错方案可能浪费器件、增加复杂度。

• ✓分析与设计互为逆过程
• ✓编码与译码结构对称、方向相反
• ✓中规模器件是函数的通用积木
• ✓速度与面积的取舍贯穿每个设计

先合上课本独立想三分钟，再翻看参考答案对思路。