数字电子技术基础

官方工学老师·19 页·深入(追求细节与边界)·0 次浏览·2 天前
二极管门CMOS门电路演进数字基础

数字电子技术基础

看清门电路从二极管到CMOS的结构、噪声容限与功耗取舍

按 空格/→ 演示下一步

1 / 19 页

全部页面点击任意一页,跳回舞台从这页播放

二极管门CMOS门电路演进数字基础

数字电子技术基础

看清门电路从二极管到CMOS的结构、噪声容限与功耗取舍

1第 1 页 · 数字电子技术基础

门电路概述

上一页我们知道数字电路只用 0 和 1 两种状态工作。但电路要「做判断」,就需要最基本的单元——门电路。它就像数字世界的「决策器」,把输入信号按规则变成输出。

门电路的本质
对 1 位或几位二进制输入做布尔运算,输出 1 位结果的最小电路单元
三种基本门
与门(全 1 出 1)、或门(有 1 出 1)、非门(取反)
常用复合门
与非、或非、异或、同或——由基本门组合而成
功能完备性
只用与非门(或只用或非门)就能实现任意布尔函数
物理实现
实际由晶体管搭建,常见 TTL 与 CMOS 两大工艺
投票表决规则对应 →门电路组合逻辑

全员同意才通过=与门,任一同意就通过=或门,全员同意才否决=与非门

2第 2 页 · 门电路概述

半导体二极管的开关特性

门电路里二极管看似是听话的开关——正向一加电压就通,反向一加就断。但它真能瞬间切换吗?这页要剥开'理想开关'这层皮。

正向导通
A-K 间正向电压超过约 0.7V(硅管),二极管导通,等效闭合开关
反向截止
反偏电压小于击穿电压时,电流近似为零,等效断开开关
反向恢复时间 trr
从导通切到截止并非瞬时,存在一段反向电流,是非理想特性的核心
电荷存储效应
导通时 PN 结两侧积累少数载流子,反偏时需先抽走,关断因此有延迟
关紧水龙头还滴水对应 →二极管反向恢复

管道残余水压挤出一段尾流;结区残余载流子挤出一段反向电流

ID=IS(eVD/(nVT)1)I_D = I_S\left(e^{V_D / (nV_T)} - 1\right)
3第 3 页 · 半导体二极管的开关特性

二极管与门

上页我们看到二极管像一只'单向阀门'。如果把两只这样的阀门按特定方向串起来,能不能让电路自己判断'两个条件都满足'?

电路结构
A、B 各接一只二极管阳极,两阴极并联作输出 Y,Y 经上拉电阻接 Vcc
任一为低则钳低
A 或 B 为低时,对应那只二极管导通,Y 被钳到 V_in,L+V_D ≈ 0.7V
全高才输出高
A、B 都为高时,所有二极管反偏截止,输出被电阻上拉至 Vcc
边界与局限
低电平被抬高约 V_D;多级级联时下一级门槛逐级上漂,须配放大整形电路
两串联开关控一盏灯对应 →二极管与门

两开关都闭合(两输入都高)灯才亮;任一断开(任一输入低),灯就被它拉灭

$Y = A \cdot B$
4第 4 页 · 二极管与门

二极管或门

上一页与门靠串联:两个二极管都得'放行',输出才被拉高。或门思路反过来——两只二极管并联到输出端,任一送进来高电平,输出就被顶上去。

电路结构
二极管阳极接输入A、B,阴极共接于输出Y,Y经上拉电阻接Vcc
任一输入为高
对应二极管反向截止,Y被上拉电阻拉到高电平
输入全为低
两二极管全导通,Y被钳位到约0.7V(低电平)
高电平存在偏移
Y为高时实为Vcc−0.7V;与门则相反,是低电平偏移——两者偏移方向互补
两只并联的电灯开关对应 →二极管或门

任一只合上灯就亮,对应任一路输入为高输出即为高

Y=A+BVY=VinVDVCC0.7VY = A + B \\ V_Y = V_{in} - V_D \approx V_{CC} - 0.7\text{V}
5第 5 页 · 二极管或门

二极管门电路的缺点

二极管能拼出与门和或门,可一旦接入真实电路、级联几级,两个致命短板马上露馅——电平偏移和带载不足。

多级级联的电平偏移
  • 硅管每级压降约 0.7V,多级串联逐级累积
  • 高电平被拉低、低电平被抬高,偏离标称值
  • 后续门跨过判别阈值,输出可能误判
带负载能力不足
  • 输出电流受前级限流电阻约束,无法主动驱动
  • 一接负载,输出电平立即被拉离正常区间
  • 拉电流与灌电流两样都弱,扇出做不大
两个短板叠加决定了二极管门只适合课堂演示——工程上必须换成三极管反相器或 CMOS 门。
6第 6 页 · 二极管门电路的缺点

MOS管的基本构造和工作原理

二极管门电路有三个老毛病:没放大、压降损耗、前后级串扰。要补这些短板,需要一种「用电压控电流」的器件——MOS管登场,现代芯片里数十亿颗晶体管的主力。

纵向三层结构
金属栅极—二氧化硅绝缘层—半导体衬底,像三明治一样叠在一起
四个电极
栅G、源S、漏D、衬底B;常将S与B短接,实际使用三个引脚
两种分类方式
按沟道分NMOS/PMOS,按零栅压是否导通分增强型/耗尽型;数字电路几乎只用增强型
核心原理:电场效应
栅极加电压→电场穿过氧化层→在半导体表面感应出导电沟道→S与D导通;栅极几乎无电流
水龙头阀门对应 →MOS管栅控沟道

把手=栅极(控制但不沾水),密封垫=氧化层(绝缘),水管=沟道;旋开=加大栅压=水流通过

VGS>VTH沟道形成, ID>0V_{GS} > V_{TH} \Rightarrow \text{沟道形成},\ I_D > 0
7第 7 页 · MOS管的基本构造和工作原理

MOS管的开关特性

从栅极电压出发,比较 Vgs 与阈值电压 Vth 的大小,看 MOS 管进入截止还是导通。

图解渲染中…
B阈值电压 Vth:沟道形成的临界电压E漏极电流近零,源漏间不导通I沟道形成后 Id 受 Vds 与 Vgs 共同控制
8第 8 页 · MOS管的开关特性

MOS管的工作特性曲线

从两根曲线看清MOS管:输出特性看iD随vDS怎么变,转移特性看iD随vGS怎么变。

图解渲染中…
B横轴vDS、纵轴iD,一族曲线对应不同vGSC横轴vGS、纵轴iD,vDS固定在饱和区测得H又称三极管区,沟道压降较小I又称饱和区,iD几乎不随vDS变
9第 9 页 · MOS管的工作特性曲线

CMOS反相器的电路结构

上一页我们看到MOS管本身就是一个电压控制的开关。但要让输出能稳定地拉到电源或地,单管是不够的。CMOS的做法是把两个MOS管『叠』在一起——一个负责把输出拉到高,一个负责把输出拉到低。

上拉PMOS
源极接VDD;输入低电平时导通,把输出节点拉到高电平
下拉NMOS
源极接地GND;输入高电平时导通,把输出节点拉到低电平
栅极共接、漏极共接
两管栅极并接作VIN,两管漏极并接作VOUT
互补导通、绝不同时开
任何时刻只有一个管子导通,另一个截止,输出恒为VDD或GND
跷跷板两端的两个人对应 →CMOS反相器的PMOS与NMOS

支点(VIN)决定谁在空中、谁在地上,永远一上一下——这就是『互补』

10第 10 页 · CMOS反相器的电路结构

CMOS反相器的工作原理

跟着箭头读:VIN进,判断电平,分上下两条路,看两管的开关状态,最终落到VOUT。

图解渲染中…
B1VIN电平判断节点,决定走上下哪条分支C1PMOS在VIN高时关断(下分支C2对应导通)D1NMOS在VIN高时导通(下分支D2对应关断)E1VOUT被拉低为0(E2对应拉高至VDD)
11第 11 页 · CMOS反相器的工作原理

CMOS反相器的电压传输特性

从左到右读:Vin 从 0 升到 VDD,五个区段对应不同晶体管状态,决定 Vout 怎么变。

图解渲染中…
a1NMOS 截止、PMOS 导通,Vout=VDDa2NMOS 饱和、PMOS 线性区,Vout 缓降a3两管同时饱和,增益最大,Vout 骤降a5NMOS 导通、PMOS 截止,Vout=0
12第 12 页 · CMOS反相器的电压传输特性

CMOS反相器的电流传输特性

按Vin从低到高扫描排列五个区段。箭头方向即扫描方向,每段对应Id的不同量级。

图解渲染中…
a1NMOS截止,仅亚阈漏电流c1两管同时饱和导通,Id达峰值e1PMOS截止,电流回落至漏电平
13第 13 页 · CMOS反相器的电流传输特性

CMOS反相器的静态输入特性

从输入端出发,看栅极因 SiO2 绝缘而无直流通路,引出漏电流与输入电阻两大特性。

图解渲染中…
C1栅极氧化层,把金属栅与衬底沟道隔开G1无论输入高低,栅极到源漏都没有直流回路H1典型输入漏电流仅 pA~nA 级I1输入电阻可达 10^10~10^12 Ω
14第 14 页 · CMOS反相器的静态输入特性

CMOS反相器的静态输出特性

从输出电平出发,看 CMOS 在两种状态下如何驱动负载——拉电流走 PMOS,灌电流走 NMOS。

图解渲染中…
a4PMOS管提供电流路径,源极接VDDa6NMOS管吸收电流,源极接GNDa8VOH随拉电流增大而下降,RonP越小越好a9VOL随灌电流增大而上升,RonN越小越好
15第 15 页 · CMOS反相器的静态输出特性

CMOS反相器的动态特性

这张图分两条路径展示CMOS反相器在输入跳变时的瞬态响应,上下行分别对应输出上升和下降过程。

图解渲染中…
E1tPLH:输入50%到输出50%的延时E2tPHL:输入50%到输出50%的延时Ftpd=(tPLH+tPHL)/2 平均传播延时
16第 16 页 · CMOS反相器的动态特性

CMOS反相器的总功耗

上一页看到反相器翻转瞬间电流出现尖峰,那这些电跑去哪了?CMOS反相器到底吃多少功率?要分几笔账才能算清。

静态功耗
稳定态漏电流功耗:亚阈值漏电 + PN结反向漏电,理想CMOS几乎为零
动态翻转功耗
对负载电容充放电消耗,P=α·C_L·V_DD²·f,通常占总功耗主导
动态短路功耗
输入在V_DD/2附近时PMOS和NMOS同时导通,形成V_DD到GND瞬态直流通路
总功耗构成
P_total = P_switch + P_static + P_sc,三部分相加
电器待机与煮饭耗电对应 →CMOS反相器总功耗

待机指示灯≈静态漏电(不工作也耗);煮饭≈翻转时给电容充放电的能量(工作才耗)

Ptotal=αCLVDD2fPswitch+VDDIleakPstatic+VDDIˉscPshortP_{total} = \underbrace{\alpha C_L V_{DD}^2 f}_{P_{switch}} + \underbrace{V_{DD} I_{leak}}_{P_{static}} + \underbrace{V_{DD} \bar{I}_{sc}}_{P_{short}}
17第 17 页 · CMOS反相器的总功耗

数字电子技术基础要点回顾

  • 门电路的演进本质是解决前代缺陷的迭代过程
  • CMOS的互补结构实现了近乎理想的开关特性
  • 动态功耗随频率与电压平方快速增长
  • 传输特性的转折点直接决定噪声容限
  • 器件物理到电路性能存在可追溯的因果链
延伸主题:CMOS其他逻辑门电路传输门与三态缓冲器时序分析与建立保持时间
18第 18 页 · 数字电子技术基础要点回顾

课后思考

先独立思考,再对照参考答案。三问分别对应回顾、应用与前沿边界。

1CMOS反相器静态功耗几乎为零,为什么动态工作时功耗又不可忽视?什么因素决定了它的大小?

参考答案负载电容充放电消耗能量。动态功耗 P=αCV²f,由开关频率 f、负载电容 C 与电源电压 V 共同决定。

2如果把CMOS电路的电源电压从5V降到1V,会带来什么好处?又会引发哪些新的可靠性挑战?

参考答案好处是动态功耗按 V² 急剧下降;挑战是噪声容限变小、漏电流增大,阈值电压匹配更难。

3CMOS器件尺寸逼近物理极限后,反相器的电压传输特性曲线会发生什么变化?摩尔定律还能延续吗?

参考答案短沟道效应使阈值漂移、亚阈值漏电剧增,曲线陡峭度下降;器件层面摩尔定律已放缓,靠3D封装与架构创新延续。

19第 19 页 · 课后思考