想想你去图书馆找书的过程：先查编号，走到对应格子，把书放进去或取出来。半导体存储器的核心，就是把这件事用电路做到极致——纳秒级完成同样的操作。

从中心向外读：根为半导体存储器，向下分 RAM 与 ROM 两条主线，每条下列出代表性子类。

同是保存 0/1，半导体靠电状态，磁/光靠材料状态；速度、掉电保持和改写方式常被混为一谈。

你正在用的电脑，开机时一切正常，一拔电源，刚才还在编辑的文档瞬间消失——这一切都和 RAM 的三大特性有关。今天从三个角度把它拆开看。

六管静态存储单元的电路结构与读写机制

从左上 1T+1C 结构出发，沿读写两条分支展开，最终汇入底部的漏电与刷新——这是 DRAM 单元的完整生命周期。

都叫RAM、都易失，缓存用SRAM、主存用DRAM——差别到底在哪？

把读、写周期拆成四个检查点，用关键时序参数抓住每次有效动作。

非易失性、只读特性、典型应用场景

ROM家族五代演进，每代解决上一代的一个痛点：能不能改、怎么改、改多快。

从ROM根节点出发，先按'能否改写'分两路，再沿每条路看各ROM的存储单元与编程方式。

上一页讲完ROM家族演进，今天打开Flash这扇门。你每天用的U盘、SD卡、SSD——它们内部其实长得不一样。这页拆开Flash，看NOR和NAND两种完全不同的架构思路。

都叫'内存'却一易失一持久，常被混为一谈，搞清三点才能选对芯片。

上一张表我们用「快不快、能不能改写」区分了 RAM 和 ROM，但这只是冰山一角。工程师选型时真正盯的是一组互相制约的参数——这一页把它们拆开看。

内存芯片向左引出两条支线：地址线经二值组合决定单元数量，数据线决定每单元位数，末段相乘得到总容量公式。

用 Verilog 行为模型把 2114 SRAM 的引脚功能「跑」出来——读、写、片选、总线共享全部由代码逻辑体现。

把 2114 的引脚映射为 Verilog 端口；三态 assign 体现了 CS 与 WE 的互锁；同样的框架下，把 WE 替换为 OE、加一个 PGM 输入，就得到 2764 EPROM 模型。

上一页看到的 6264（8K×8）、62256（32K×8）规格都是出厂定死的。但系统常常要更大的容量或更宽的数据总线——单片不够用，就必须扩展。

当单片容量不够时，把多片芯片拼起来扩地址空间，五步完成。

当单片位宽不够时，把多片并联，拼出目标数据宽度。

字位同时扩展,既要凑够字数也要拼够位宽,芯片要排成二维矩阵。

RAM 能读能写，ROM 掉电不丢——但 ROM 还有个隐藏身份：它本身就是一张真值表，可以直接实现任意组合逻辑函数。

把目标逻辑关系整理成ROM内容，并逐步确认容量、写入和读出结果。

用 Verilog 写一个 8×1 ROM，其存储内容就是多数表决器的真值表。地址={A,B,C}，数据=F，可综合、可仿真。

ROM 内容就是真值表：地址当自变量，数据当函数值。'烧入'过程=写入逻辑函数，查表过程=组合逻辑求值，没有一个门电路。

• ✓速度与成本此消彼长：SRAM快但贵，DRAM密但需刷新
• ✓RAM易失靠刷新，ROM非易失靠结构——决定各自用途
• ✓存储扩展靠字与位，地址片选是核心
• ✓ROM本质是译码+阵列，可实现任意组合逻辑
• ✓Flash已兼并传统ROM功能，成为非易失主流

DRAM需要周期性刷新而SRAM不需要，根本原因是什么？

先合上参考答案，自己琢磨 30 秒，再往下看提示。