数字电子技术基础
看清CMOS反相器的传输特性曲线,搞懂三极管饱和与截止的临界条件
按 空格/→ 演示下一步
全部页面点击任意一页,跳回舞台从这页播放
数字电子技术基础
看清CMOS反相器的传输特性曲线,搞懂三极管饱和与截止的临界条件
本课程知识全景
你的手机、电脑背后跑着数不清的 0 和 1——而搬运这些 0/1 的最基本器件,正是两类不同的晶体管。这学期我们就把它们的『开关』本质一次拆透。
十字(CMOS)日常主力;一字(BJT)在特定场景更顺手——两种都学才能应对不同工程需求
CMOS技术的基本原理
你的手机里有上百亿个晶体管在每秒切换数十亿次,却能撑过一整天——这要归功于 CMOS 技术。它的省电秘诀,就藏在「互补」二字里。
两个阀门由同一根杆反向控制,永远一开一关;水流只在翻转瞬间短暂通过
CMOS反相器结构解析
从VDD到GND,两只MOS管串联;输入同时接两管栅极,输出取在中间节点。
CMOS电路的电气特性
上一页拆开了反相器——一对互补的MOS管。两个反相器串接,前一级输出传到下一级时,电压要落在什么范围才能被正确识别?又能扛住多少干扰?这就是电气特性要回答的问题。
输出电平是台阶,识别阈值是天花板,中间距离就是能扛住的噪声
与非门和或非门
上一页我们看到CMOS反相器只有1个PMOS和1个NMOS。现在给两个输入A、B,怎么用CMOS实现NAND和NOR?关键就在于NMOS和PMOS网络的串并联组合。
走廊里两道门都得开才能过=NMOS都导通才下拉;并排两扇门开一道就过=任一NMOS导通即下拉
复合逻辑门电路结构
左:单级CMOS基本门;中:反相器积木;右:两级CMOS复合门。箭头表示复合门由基本门级联反相器构成。
为什么需要缓冲级
前面搭出了与非门、或非门、复合门。但工程现场立刻撞上一个问题:一个输出要带十个、一百个负载时,输出开始『带不动』。问题出在哪?
信号沿途衰减变形,中继站重新放大转发——缓冲级在芯片内做相同的事
缓冲级CMOS门电路结构
信号自左向右流过逐级放大的反相器链,末级为大尺寸推挽输出,直接驱动大电容负载。
缓冲级的电气优势
上一节我们认识了缓冲级的电路结构——两级反相器级联。这节课回答一个具体问题:加上这两级之后,电路在电气性能上到底获得了什么?三个关键词:驱动能力、传输特性、对称性。
前级信号像自来水,水流要逐级加压才能送到高处;末级管子负责输出最大「水压」——也就是最大驱动电流
漏极开路门的工作原理
之前看到的CMOS反相器像两头都能使劲的工人——PMOS往上拉,NMOS往下拉。如果只保留往下拉这个动作,把NMOS漏极单独引出暴露在外,就得到漏极开路(Open-Drain, OD)输出。
开关合上=输出接地=低;开关断开=上拉电阻把输出拉到VDD=高
上拉电阻与线与逻辑
看 VCC→电阻→输出节点的电流路径,再看两个开漏 NMOS 如何共同决定 Y 的电平。
OD门的典型应用
上页讲到OD门必须外挂上拉电阻才能输出高电平——这个看似'缺陷'的设计,反而是它独有的优势。今天看OD门在工程中三个最经典的应用场景。
任一开关闭合就把灯拉灭,灯灭=线与输出0,巧妙实现多设备仲裁
推挽输出 vs 漏极开路
都解决“输出到外部”的问题,但驱动方式截然不同——一个主动双向,一个只拉低靠外力拉高。
- 结构:PMOS拉高+NMOS拉低,双管互补
- 驱动:高低电平都能主动灌/拉电流
- 并联:两输出直连会灌穿,禁止
- 场景:通用逻辑输出,驱动能力强
- 结构:仅NMOS拉低,高电平靠外接上拉
- 驱动:只能主动拉低,高电平是被动的
- 并联:多输出可线与,共用上拉电阻
- 场景:电平转换、总线共享、驱动高压
CMOS传输门结构
从左向右读:输入A经N管、P管并联到输出B,CLK与CLK反互补控制两管同时通断。
传输门的工作特性
普通机械开关装好后,电流方向通常就定了。CMOS传输门像受互补信号控制的双向闸门:正反都能传,因此既能传0/1,也能让0到VDD之间的连续电压近似通过。
两扇并联闸门受互补控制,任意方向都可过水;开度不同造成不同压降,对应Ron决定传输误差。
三态输出的概念
推挽能主动拉高拉低,OD门只能拉低——但工程师还想让输出彻底"消失",从电气上与后级完全断开。三态输出因此而生:在0和1之外再加一个"高阻态"。
按下静音=进入高阻态,对外不发声也不抢话;多人共用一支麦,一次只许一人说话
CMOS三态门电路
从下往上读:EN=1时串接P/N管导通,输出级正常跟随A;EN=0时两个串接管同时关断,输出端悬空为高阻Z。
三态门的总线应用
上页我们拆完了三态门的内部电路,但孤零零一个门没什么大用——三态门真正的价值,是让多个器件'排队发言'共用一根线。这页看它的三大经典舞台:总线驱动、多路复用、双向传输。
谁按发言键谁发声;其余话筒关闭=高阻,安静不干扰总线
BJT的基本结构
学完 CMOS,我们掌握了用栅极电压控制沟道电流的 MOSFET。现在切换赛道看另一种经典三极管——BJT。它靠基极电流控制集电极电流,结构上是三层半导体夹两个 PN 结。
两片同味面包夹一片异味薄片,三层共享两条接缝(PN结);基区那片刻意做得极薄
BJT的工作原理
上一页我们看到BJT夹着两个PN结——发射结正偏、集电结反偏。这一页要追问:电子到底是怎么从发射极「一路跑到」集电极的?这背后是三个连续的物理过程在接力。
闸门=正偏发射结,薄管道=基区,蓄水池=集电区,途中渗漏=复合损耗
BJT的三种工作状态
上一页我们看到BJT能用小电流Ib控制大电流Ic。但在数字电路里,我们其实不用它的放大能力——而是把它当开关:要么彻底断开(截止),要么彻底闭合(饱和)。放大只是两个极端之间的过渡。
截止=拧死不出水;放大=半开可控水流;饱和=拧到底流量被管径限制不再增加
输入特性曲线
从V_BE到I_B:BE结本质是PN结二极管,曲线分死区、导通区、大电流区,V_CE增大让曲线右移。
输出特性曲线族
图分三层:坐标参量→三个工作区→区域边界。重点在放大区。
特性曲线的区域划分
上一页我们画出了BJT的输出特性曲线族——一片平行的曲线。但光看曲线没用,关键是要把图划分成几个工作区,每个区对应BJT的一种行为。数字电路只用到其中两个极端状态。
全关=截止;半开可按需调水量=放大;全开水最大但不再受控=饱和
关键参数解析
输出特性曲线斜斜的、输入特性曲线有个拐点——这些几何特征背后,藏着四个决定BJT行为的「关键参数」。我们一个个拆开看。
V_BE(on)是打开阀门所需的最小水压;β是把手转动与出水量的比例;V_CE(sat)是阀门全开后仍残留的管道压降
BJT开关电路结构
BJT 共射开关拓扑:左为基极控制回路,右为集电极负载回路,中间是受控开关本体。
开关的导通与截止
你按一下房间的灯开关,灯亮;再按一下,灯灭。手动开关靠机械动作,而 BJT 开关的'手'是基极电流。这一页要回答:基极电流多大,才算真正按下了'开'或'关'?
推力不足门半开(放大区),推力顶到底才大开(饱和),不推门就关(截止)
饱和深度与驱动
饱和深度的定义、过度饱和的危害、欠驱动问题
BJT开关 vs CMOS开关
两种开关的本质差异源于器件原理,直接决定电路怎么选型。
- 电流控制型,需持续基极电流
- 饱和时有Vce压降,约0.2V
- 存在电荷存储时间,速度较慢
- 驱动能力强,可输出大电流
- 电压控制型,栅极几乎不取流
- 导通电阻极低,压降近零
- 无电荷存储,开关速度快
- 电流能力受W/L限制,偏弱
BJT的开关等效电路
BJT开关有两个工作状态:截止时CE间开路,饱和时CE间闭合但有残压。沿分支看清各状态的等效模型与对应输出。
三极管反相器电路
左半是输入通路(Vi→Rb→基极),右上是上拉通路(Vcc→Rc→集电极),下面是接地。动画四步走完两个状态,看清反相如何发生。
反相器的传输特性
上一页我们看到CMOS反相器把输入逻辑反相输出。但这并非瞬间跳变——输入从0升到V_DD,输出要经历一段关键过渡。这条Vout-Vin曲线就是反相器的传输特性。
V_M是「3票通过」的临界点;噪声容限是「少一两票结果也不会翻」的稳健区间
BJT反相器的开关速度
上一页的传输特性是静态画面——翻转到底有多快?这一页聚焦 BJT 反相器的开关速度,你会发现它天然比 CMOS 慢一拍,关键藏在一个叫「存储时间」的参数里。
关阀后水还会流一阵才停,基区电荷没抽干三极管就一直导通
核心知识点自测
多片芯片共用一条总线时,若都使用推挽输出,当两片同时输出相反电平会出现什么后果?
课程要点总结
- ✓CMOS靠互补对管实现低功耗,BJT靠电流驱动实现高速
- ✓输出结构决定应用场景:推挽、OD、三态各有取舍
- ✓开关三极管工作于截止与饱和两态,需关注饱和深度
- ✓负载能力与开关速度是设计的核心权衡
- ✓复杂逻辑由基本门组合实现,结构决定性能
课后思考
先独立思考再看参考答案,每题留出1-2分钟回味讲过的电路细节。
参考答案CMOS的Rds(on)随Vgs非线性变化,关断时近无穷;BJT饱和时Vce≈0.2V,等效电阻极小但有恒定压降。CMOS低功耗,BJT擅长大电流。
参考答案OD门需外接上拉,适合电平转换与线与逻辑;三态门集成使能控制,切换更快,适合高速总线仲裁。两者各有适用场景。
参考答案不能完全传满摆幅。Vin接近VDD时NMOS的Vgs减小,接近GND时PMOS的|Vgs|减小,两管导通电阻都急剧增大,传输能力退化。