数字电子技术基础

官方工学老师·37 页·深入(追求细节与边界)·0 次浏览·2 天前
CMOS双极型三极管门电路开关特性

数字电子技术基础

看清CMOS反相器的传输特性曲线,搞懂三极管饱和与截止的临界条件

按 空格/→ 演示下一步

1 / 37 页

全部页面点击任意一页,跳回舞台从这页播放

CMOS双极型三极管门电路开关特性

数字电子技术基础

看清CMOS反相器的传输特性曲线,搞懂三极管饱和与截止的临界条件

1第 1 页 · 数字电子技术基础

本课程知识全景

你的手机、电脑背后跑着数不清的 0 和 1——而搬运这些 0/1 的最基本器件,正是两类不同的晶体管。这学期我们就把它们的『开关』本质一次拆透。

CMOS 门电路
现代集成电路的绝对主力,单芯片可集成百亿级晶体管,互补对称结构带来极低静态功耗
双极型三极管开关
数字电路的『老兵』,在高速驱动、大电流、与模拟世界衔接的场景仍是 CMOS 难以替代之选
工具箱里的两把螺丝刀对应 →CMOS 与 BJT 两类开关器件

十字(CMOS)日常主力;一字(BJT)在特定场景更顺手——两种都学才能应对不同工程需求

2第 2 页 · 本课程知识全景

CMOS技术的基本原理

你的手机里有上百亿个晶体管在每秒切换数十亿次,却能撑过一整天——这要归功于 CMOS 技术。它的省电秘诀,就藏在「互补」二字里。

互补对称结构
一对NMOS与PMOS共栅极,源极分别接VDD和GND,漏极并在一起作输出
静态无直流通路
稳态时必有一管彻底截止,VDD到GND之间没有通路,静态电流近零
功耗只在翻转时产生
输入跳变瞬间两管同时导通,给输出节点的负载电容充放电
反相器是最小单元
输入高输出低、输入低输出高;所有复杂CMOS门都由它演化而来
两个对开的串联阀门对应 →CMOS静态零功耗

两个阀门由同一根杆反向控制,永远一开一关;水流只在翻转瞬间短暂通过

Pdyn=αCVDD2fP_{\text{dyn}} = \alpha C V_{DD}^{2} f
3第 3 页 · CMOS技术的基本原理

CMOS反相器结构解析

从VDD到GND,两只MOS管串联;输入同时接两管栅极,输出取在中间节点。

图解渲染中…
PP沟道,低电平导通,把VDD接到输出NN沟道,高电平导通,把输出接到GNDOUT两管漏极相连,即反相器输出VIN同一信号驱动两管栅极,实现互补
4第 4 页 · CMOS反相器结构解析

CMOS电路的电气特性

上一页拆开了反相器——一对互补的MOS管。两个反相器串接,前一级输出传到下一级时,电压要落在什么范围才能被正确识别?又能扛住多少干扰?这就是电气特性要回答的问题。

直流传输特性VTC
V_out随V_in变化的S型曲线,过渡区斜率绝对值必须大于1
四个关键电平点
V_OL/V_OH是输出能给出的极值,V_IL/V_IH是输入能识别的边界
噪声容限
V_NH=V_OH-V_IH,V_NL=V_IL-V_OL,越大越扛干扰,但牺牲速度
动态功耗
P=αCV²f,开关瞬间对负载电容充放电,V在平方项,降压最有效
静态功耗
亚阈值漏电与栅氧隧穿,先进节点下已不再可忽略
楼梯台阶面到天花板对应 →噪声容限

输出电平是台阶,识别阈值是天花板,中间距离就是能扛住的噪声

VNH=VOHVIH, VNL=VILVOLPdyn=αCVDD2fV_{NH}=V_{OH}-V_{IH},\ V_{NL}=V_{IL}-V_{OL}\\ P_{dyn}=\alpha C V_{DD}^{2} f
5第 5 页 · CMOS电路的电气特性

与非门和或非门

上一页我们看到CMOS反相器只有1个PMOS和1个NMOS。现在给两个输入A、B,怎么用CMOS实现NAND和NOR?关键就在于NMOS和PMOS网络的串并联组合。

NAND的晶体管排布
PMOS并联做上拉(任一导通即拉到1),NMOS串联做下拉(全部导通才拉到0)
NOR的晶体管排布
PMOS串联做上拉(全部导通才拉到1),NMOS并联做下拉(任一导通即拉到0)
上下网络互补对偶
上拉网络结构恒为下拉网络的对偶:串联↔并联,这由PMOS导通条件(输入为0)保证
NAND/NOR优先实现
单层晶体管即可实现;AND/OR需再串一级反相器,速度和面积都更差
走廊两道门 vs 两扇并排门对应 →NMOS串联 vs NMOS并联

走廊里两道门都得开才能过=NMOS都导通才下拉;并排两扇门开一道就过=任一NMOS导通即下拉

AB=Aˉ+Bˉ\overline{A \cdot B} = \bar{A} + \bar{B}
6第 6 页 · 与非门和或非门

复合逻辑门电路结构

左:单级CMOS基本门;中:反相器积木;右:两级CMOS复合门。箭头表示复合门由基本门级联反相器构成。

图解渲染中…
N1PMOS并联上拉、NMOS串联下拉,单级即实现与非N2PMOS串联上拉、NMOS并联下拉,单级即实现或非N4NAND输出再过一次反相器,等效两级与N5NOR输出再过一次反相器,等效两级或
7第 7 页 · 复合逻辑门电路结构

为什么需要缓冲级

前面搭出了与非门、或非门、复合门。但工程现场立刻撞上一个问题:一个输出要带十个、一百个负载时,输出开始『带不动』。问题出在哪?

扇出受限
驱动过多负载时,电流被瓜分,输出高电平被拉低、低电平被抬高
边沿退化
负载电容随扇出叠加,RC 常数变大,上升下降时间被拖长,时序裕量被压缩
电流放大
缓冲级以小栅电流控大输出电流,逐级尺寸放大,恢复驱动能力
波形复原
有源器件主动对电容充放电,把被拖慢的边沿重新拉陡,逼近理想方波
长链路上的中继站对应 →缓冲级

信号沿途衰减变形,中继站重新放大转发——缓冲级在芯片内做相同的事

tp0.69Ron(NCg+Cw)t_p \approx 0.69\, R_{on}\, (N \cdot C_g + C_w)
8第 8 页 · 为什么需要缓冲级

缓冲级CMOS门电路结构

信号自左向右流过逐级放大的反相器链,末级为大尺寸推挽输出,直接驱动大电容负载。

图解渲染中…
B最小尺寸,仅做逻辑反相,驱动能力很弱D末级推挽:大PMOS上拉 + 大NMOS下拉ECL为负载电容(扇出电容 + 走线/引脚寄生)放大4x相邻级宽长比的尺寸比,经验值约e~4
9第 9 页 · 缓冲级CMOS门电路结构

缓冲级的电气优势

上一节我们认识了缓冲级的电路结构——两级反相器级联。这节课回答一个具体问题:加上这两级之后,电路在电气性能上到底获得了什么?三个关键词:驱动能力、传输特性、对称性。

增强的驱动能力
末级管子的宽长比(W/L)被加大,充放电电流成倍上升,可以驱动更大负载电容或更多下一级门
稳定的传输特性
两级反相器级联后,电压传输曲线在阈值附近几乎垂直跃迁,过渡区宽度显著收窄,噪声容限随之提升
对称性优化
调整 PMOS 与 NMOS 的宽长比,使上升与下降时间近似相等,高、低电平噪声容限也趋于一致
自来水多级加压泵站对应 →CMOS 缓冲级的级联反相器

前级信号像自来水,水流要逐级加压才能送到高处;末级管子负责输出最大「水压」——也就是最大驱动电流

tpCLW/Lt_p \propto \frac{C_L}{W/L}
10第 10 页 · 缓冲级的电气优势

漏极开路门的工作原理

之前看到的CMOS反相器像两头都能使劲的工人——PMOS往上拉,NMOS往下拉。如果只保留往下拉这个动作,把NMOS漏极单独引出暴露在外,就得到漏极开路(Open-Drain, OD)输出。

OD门结构
只保留一个NMOS下拉管,漏极单独引出作为输出端
移除上拉网络
去掉PMOS,VDD与输出端在片内没有任何通路
需外接上拉电阻
高电平靠片外上拉电阻把漏极拉到VDD才能得到
主动/被动不对称
低电平由NMOS主动拉低,高电平由电阻被动拉到VDD
接到地的单刀开关 + 上拉电阻对应 →OD门输出电路

开关合上=输出接地=低;开关断开=上拉电阻把输出拉到VDD=高

11第 11 页 · 漏极开路门的工作原理

上拉电阻与线与逻辑

看 VCC→电阻→输出节点的电流路径,再看两个开漏 NMOS 如何共同决定 Y 的电平。

图解渲染中…
R上拉电阻:管子全截止时把 Y 拉到 VCCN1开漏 NMOS:导通时把 Y 强拉到 GNDN2开漏 NMOS:导通时把 Y 强拉到 GNDY公共节点:任一管导通就被拉低
12第 12 页 · 上拉电阻与线与逻辑

OD门的典型应用

上页讲到OD门必须外挂上拉电阻才能输出高电平——这个看似'缺陷'的设计,反而是它独有的优势。今天看OD门在工程中三个最经典的应用场景。

电平转换
上拉接不同电压,输出高电平可高于或低于芯片VDD,天然适配不同电压域
开关控制
OD输出相当于一个对地的电子开关,可直接驱动LED、继电器等大负载
多源共享总线
多个OD输出并联在同一根线,任一拉低总线即为低,实现线与,I²C即此原理
多个开关并联控一盏灯对应 →多源OD输出共享总线

任一开关闭合就把灯拉灭,灯灭=线与输出0,巧妙实现多设备仲裁

13第 13 页 · OD门的典型应用

推挽输出 vs 漏极开路

都解决“输出到外部”的问题,但驱动方式截然不同——一个主动双向,一个只拉低靠外力拉高。

推挽输出(CMOS)
  • 结构:PMOS拉高+NMOS拉低,双管互补
  • 驱动:高低电平都能主动灌/拉电流
  • 并联:两输出直连会灌穿,禁止
  • 场景:通用逻辑输出,驱动能力强
漏极开路(OD)
  • 结构:仅NMOS拉低,高电平靠外接上拉
  • 驱动:只能主动拉低,高电平是被动的
  • 并联:多输出可线与,共用上拉电阻
  • 场景:电平转换、总线共享、驱动高压
默认用推挽追求速度;需要线与、电平转换或驱动高压负载时,选OD门。
14第 14 页 · 推挽输出 vs 漏极开路

CMOS传输门结构

从左向右读:输入A经N管、P管并联到输出B,CLK与CLK反互补控制两管同时通断。

图解渲染中…
nMOSNMOS:导通时传低电平0能力强,传1有阈值损失pMOSPMOS:导通时传高电平1能力强,传0有阈值损失inv内置反相器把CLK变成CLK反,保证两管互补
15第 15 页 · CMOS传输门结构

传输门的工作特性

普通机械开关装好后,电流方向通常就定了。CMOS传输门像受互补信号控制的双向闸门:正反都能传,因此既能传0/1,也能让0到VDD之间的连续电压近似通过。

双向导通
导通时源、漏角色可互换,信号可从任一端流向另一端;实际Ron受端电压和体效应影响。
模拟开关
导通近似低阻通路,截止近似开路;传输对象不只限于逻辑0和1。
信号范围
两管栅极接互补控制信号;典型模拟输入范围为0~VDD,接近任一电源轨时由另一只MOS承担主要导通。
变化的导通电阻
Ron随输入电压和衬偏变化,中段较高、靠近两端下降;不能套用单一最大值。
使用边界
控制不充分或信号越轨会增大Ron、引起削波或偏置结二极管,设计须核对电源与绝对最大额定值。
双向可控水闸对应 →CMOS传输门

两扇并联闸门受互补控制,任意方向都可过水;开度不同造成不同压降,对应Ron决定传输误差。

Ron(VI)Rn(VI)Rp(VI)R_{\mathrm{on}}(V_I)\approx R_n(V_I)\parallel R_p(V_I)
16第 16 页 · 传输门的工作特性

三态输出的概念

推挽能主动拉高拉低,OD门只能拉低——但工程师还想让输出彻底"消失",从电气上与后级完全断开。三态输出因此而生:在0和1之外再加一个"高阻态"。

三种输出状态
逻辑0、逻辑1,再加上由使能控制的高阻态,合称三态
高阻态的实质
输出级上下两个MOS管同时关断,节点与电路完全断开
OE使能信号
OE=1时按输入正常输出;OE=0时输出级关闭,进入高阻
总线共享应用
多片器件并接同一根线,同一时刻只使能一片,其余高阻避让
可静音的麦克风对应 →三态输出

按下静音=进入高阻态,对外不发声也不抢话;多人共用一支麦,一次只许一人说话

17第 17 页 · 三态输出的概念

CMOS三态门电路

从下往上读:EN=1时串接P/N管导通,输出级正常跟随A;EN=0时两个串接管同时关断,输出端悬空为高阻Z。

图解渲染中…
ONEN=1:串接P管和N管都打开,输出级等效为普通CMOS门OFFEN=0:串接P管和N管同时关断,输出节点与电源完全脱开Z高阻态:既不输出高也不输出低,可被外部总线驱动
18第 18 页 · CMOS三态门电路

三态门的总线应用

上页我们拆完了三态门的内部电路,但孤零零一个门没什么大用——三态门真正的价值,是让多个器件'排队发言'共用一根线。这页看它的三大经典舞台:总线驱动、多路复用、双向传输。

总线结构
多路三态输出并联在同一条共享信号线上
互斥使能
任一时刻只允许一个 EN 有效,其余输出必须为高阻
分时多路复用
多组数据源轮流占用总线,等效于多进一出的开关阵列
双向传输
两个三态门反相并联,DIR 控制方向,半双工收发共用一根线
会议室共用话筒对应 →总线三态输出

谁按发言键谁发声;其余话筒关闭=高阻,安静不干扰总线

19第 19 页 · 三态门的总线应用

BJT的基本结构

学完 CMOS,我们掌握了用栅极电压控制沟道电流的 MOSFET。现在切换赛道看另一种经典三极管——BJT。它靠基极电流控制集电极电流,结构上是三层半导体夹两个 PN 结。

三区结构
发射区(E)、基区(B)、集电区(C),掺杂浓度依次为重、极轻、中等
两个PN结
发射结(B-E)与集电结(B-C)共用一片极薄的基区
基区是关键
厚度仅微米级且轻掺杂,是 BJT 得以电流放大的结构前提
NPN 与 PNP
像镜像翻转的两块三明治,主角载流子在电子和空穴间互换
电路符号
发射极箭头方向:NPN 向外指,PNP 向内指,口诀『NPN=Not Pointing iN』
拼装三明治对应 →BJT 三区两结

两片同味面包夹一片异味薄片,三层共享两条接缝(PN结);基区那片刻意做得极薄

20第 20 页 · BJT的基本结构

BJT的工作原理

上一页我们看到BJT夹着两个PN结——发射结正偏、集电结反偏。这一页要追问:电子到底是怎么从发射极「一路跑到」集电极的?这背后是三个连续的物理过程在接力。

发射区注入电子
正偏的发射结像打开的闸口,N区大量电子涌入P型基区,形成注入电流。
基区扩散与复合
电子在薄基区中向集电结扩散,少数与空穴复合消失(形成基极电流),多数继续前进。
集电结反向收集
到达集电结的电子被反偏电场「拽」过势垒,扫入集电区,形成集电极电流。
水闸水流系统对应 →BJT载流子传输

闸门=正偏发射结,薄管道=基区,蓄水池=集电区,途中渗漏=复合损耗

IE=IB+IC,β=IC/IBI_E = I_B + I_C \quad , \quad \beta = I_C / I_B
21第 21 页 · BJT的工作原理

BJT的三种工作状态

上一页我们看到BJT能用小电流Ib控制大电流Ic。但在数字电路里,我们其实不用它的放大能力——而是把它当开关:要么彻底断开(截止),要么彻底闭合(饱和)。放大只是两个极端之间的过渡。

截止区
BE结零偏或反偏,Ib≈0、Ic≈0,C极输出高电平,相当于开关断开
放大区
BE正偏、BC反偏,Ic=β·Ib,电流受Ib线性控制,是模拟放大电路的工作区
饱和区
BE、BC都正偏,Vce≈0.3V降到很小,C极输出低电平,相当于开关闭合到底
水龙头对应 →BJT三种工作状态

截止=拧死不出水;放大=半开可控水流;饱和=拧到底流量被管径限制不再增加

IC=βIBI_C = \beta \cdot I_B
22第 22 页 · BJT的三种工作状态

输入特性曲线

从V_BE到I_B:BE结本质是PN结二极管,曲线分死区、导通区、大电流区,V_CE增大让曲线右移。

图解渲染中…
A对BE结施加正向偏置电压的起点G虚线表示V_CE对曲线位置的间接影响
23第 23 页 · 输入特性曲线

输出特性曲线族

图分三层:坐标参量→三个工作区→区域边界。重点在放大区。

图解渲染中…
输出特性曲线族整张图的总标题,对应BJT共射接法坐标系横轴V_CE、纵轴I_C,描述输出端口关系放大区模拟放大工作区,I_C=βI_B近似恒流边界条件判断BJT工作区的临界判据
24第 24 页 · 输出特性曲线族

特性曲线的区域划分

上一页我们画出了BJT的输出特性曲线族——一片平行的曲线。但光看曲线没用,关键是要把图划分成几个工作区,每个区对应BJT的一种行为。数字电路只用到其中两个极端状态。

截止区
IB≤0的区域,BJT关闭,IC≈0,相当于开关断开
放大区
IC≈β·IB且几乎与VCE无关,曲线水平,BJT呈受控电流源
饱和区
VCE≤VCE(sat)≈0.3V,所有曲线汇合,BJT完全导通
区域边界
IB=0为截止分界,VCE=VCE(sat)为饱和分界
水龙头控制水流对应 →BJT的三个工作区

全关=截止;半开可按需调水量=放大;全开水最大但不再受控=饱和

25第 25 页 · 特性曲线的区域划分

关键参数解析

输出特性曲线斜斜的、输入特性曲线有个拐点——这些几何特征背后,藏着四个决定BJT行为的「关键参数」。我们一个个拆开看。

β共射电流放大系数
输出曲线斜率,I_C与I_B之比,反映基极对集电极电流的控制能力
α共基电流放大系数
I_C与I_E之比,与β通过α=β/(1+β)严格关联
V_BE(on)开启电压
输入曲线拐点对应的BE结压降,硅管约0.7V,是BJT开始导通的门槛
V_CE(sat)饱和压降
深度饱和时CE间的残余压降,约0.2V,开关应用时不可忽略
自来水系统对应 →BJT参数体系

V_BE(on)是打开阀门所需的最小水压;β是把手转动与出水量的比例;V_CE(sat)是阀门全开后仍残留的管道压降

α=β1+β\alpha = \frac{\beta}{1+\beta}
26第 26 页 · 关键参数解析

BJT开关电路结构

BJT 共射开关拓扑:左为基极控制回路,右为集电极负载回路,中间是受控开关本体。

图解渲染中…
A4NPN BJT:受基极电流控制的开关,决定 CE 通断A2Rb:基极限流电阻,决定基极电流 IB 大小A8Rc:集电极负载兼上拉,BJT 关断时把 Vout 拉到 VCCA5E 发射极接地,构成共射组态的公共参考端
27第 27 页 · BJT开关电路结构

开关的导通与截止

你按一下房间的灯开关,灯亮;再按一下,灯灭。手动开关靠机械动作,而 BJT 开关的'手'是基极电流。这一页要回答:基极电流多大,才算真正按下了'开'或'关'?

饱和导通判据
VCE ≈ VCE(sat) ≈ 0.3V,且 IB > IC/β
截止判据
VBE < Vth ≈ 0.5V,IB ≈ 0,VCE ≈ VCC
基极电流通路
IB 走 VBB→RB→BE→GND,IB=(VBB−VBE)/RB
推开弹簧门对应 →基极电流驱动BJT

推力不足门半开(放大区),推力顶到底才大开(饱和),不推门就关(截止)

IBIC(sat)β=VCCVCE(sat)βRCI_B \geq \frac{I_{C(sat)}}{\beta} = \frac{V_{CC} - V_{CE(sat)}}{\beta \cdot R_C}
28第 28 页 · 开关的导通与截止

饱和深度与驱动

饱和深度的定义、过度饱和的危害、欠驱动问题

饱和深度与驱动
饱和深度的定义、过度饱和的危害、欠驱动问题
29第 29 页 · 饱和深度与驱动

BJT开关 vs CMOS开关

两种开关的本质差异源于器件原理,直接决定电路怎么选型。

BJT开关
  • 电流控制型,需持续基极电流
  • 饱和时有Vce压降,约0.2V
  • 存在电荷存储时间,速度较慢
  • 驱动能力强,可输出大电流
CMOS开关
  • 电压控制型,栅极几乎不取流
  • 导通电阻极低,压降近零
  • 无电荷存储,开关速度快
  • 电流能力受W/L限制,偏弱
低速大电流选BJT,高速低功耗选CMOS。
30第 30 页 · BJT开关 vs CMOS开关

BJT的开关等效电路

BJT开关有两个工作状态:截止时CE间开路,饱和时CE间闭合但有残压。沿分支看清各状态的等效模型与对应输出。

图解渲染中…
E截止等效:CE极间为断开开关,I_C≈0,输出被上拉电阻拉到V_CCF饱和等效:CE极间为闭合开关,残压V_CES≈0.2~0.3V,输出不为零G截止时输出高电平,等于电源电压V_CCH饱和时输出低电平,但不为零而是V_CES,这是非理想边界
31第 31 页 · BJT的开关等效电路

三极管反相器电路

左半是输入通路(Vi→Rb→基极),右上是上拉通路(Vcc→Rc→集电极),下面是接地。动画四步走完两个状态,看清反相如何发生。

图解渲染中…
BRb 限流电阻,决定基极电流大小DRc 集电极负载,Vo 高电平的来源C饱和→Vo≈0.2V;截止→Vo≈VccG发射极接地,构成回路
32第 32 页 · 三极管反相器电路

反相器的传输特性

上一页我们看到CMOS反相器把输入逻辑反相输出。但这并非瞬间跳变——输入从0升到V_DD,输出要经历一段关键过渡。这条Vout-Vin曲线就是反相器的传输特性。

电压传输曲线(VTC)
Vout随Vin变化的S形曲线,分截止、转折、导通三段
阈值电压 V_M
Vin=Vout的临界点,对称CMOS约在V_DD/2,决定逻辑判定边界
过渡区增益 |g|
转折段电压放大倍数,理想无穷大,实际CMOS可达-30到-100
高电平噪声容限 NM_H
V_OH减V_IH,允许高电平向下漂移的最大幅度
低电平噪声容限 NM_L
V_IL减V_OL,允许低电平向上漂移的最大幅度
投票过半通过的判定规则对应 →阈值电压与噪声容限

V_M是「3票通过」的临界点;噪声容限是「少一两票结果也不会翻」的稳健区间

VMVDD2NMH=VOHVIHNML=VILVOLV_M \approx \frac{V_{DD}}{2} \quad NM_H = V_{OH} - V_{IH} \quad NM_L = V_{IL} - V_{OL}
33第 33 页 · 反相器的传输特性

BJT反相器的开关速度

上一页的传输特性是静态画面——翻转到底有多快?这一页聚焦 BJT 反相器的开关速度,你会发现它天然比 CMOS 慢一拍,关键藏在一个叫「存储时间」的参数里。

存储时间 ts
基区存的多余电荷必须先抽走,三极管才肯关断,这是 BJT 速度的「老大难」
下降时间 tf
集电极电流从饱和值跌到截止所需的过渡时间
上升时间 tr
输出电压从低电平升到高电平的过渡时间
速度上限
最高工作频率由 ts + tf 共同决定,其中 ts 通常占大头
关阀后管里残余的水对应 →BJT 基区存储电荷

关阀后水还会流一阵才停,基区电荷没抽干三极管就一直导通

fmax1ts+tff_{max} \approx \dfrac{1}{t_s + t_f}
34第 34 页 · BJT反相器的开关速度

核心知识点自测

点击作答

多片芯片共用一条总线时,若都使用推挽输出,当两片同时输出相反电平会出现什么后果?

35第 35 页 · 核心知识点自测

课程要点总结

  • CMOS靠互补对管实现低功耗,BJT靠电流驱动实现高速
  • 输出结构决定应用场景:推挽、OD、三态各有取舍
  • 开关三极管工作于截止与饱和两态,需关注饱和深度
  • 负载能力与开关速度是设计的核心权衡
  • 复杂逻辑由基本门组合实现,结构决定性能
延伸主题:CMOS与BJT混合设计TTL门电路基础动态功耗分析
36第 36 页 · 课程要点总结

课后思考

先独立思考再看参考答案,每题留出1-2分钟回味讲过的电路细节。

1CMOS和BJT作为开关时,导通电阻的本质差异是什么?为什么这决定了它们的应用场景?

参考答案CMOS的Rds(on)随Vgs非线性变化,关断时近无穷;BJT饱和时Vce≈0.2V,等效电阻极小但有恒定压降。CMOS低功耗,BJT擅长大电流。

2如果让你设计一个多设备共享信号线的总线,你会选OD门还是三态门?为什么?

参考答案OD门需外接上拉,适合电平转换与线与逻辑;三态门集成使能控制,切换更快,适合高速总线仲裁。两者各有适用场景。

3CMOS传输门能传输“任何”电平吗?当输入电平接近电源轨时,传输特性会怎样变化?

参考答案不能完全传满摆幅。Vin接近VDD时NMOS的Vgs减小,接近GND时PMOS的|Vgs|减小,两管导通电阻都急剧增大,传输能力退化。

37第 37 页 · 课后思考