数字电子技术基础

官方工学老师·34 页·深入(追求细节与边界)·0 次浏览·2 天前
数字电子可编程逻辑器件架构FPGA

可编程逻辑器件

分清PLD/CPLD/FPGA三代核心器件的结构边界与场景取舍

按 空格/→ 演示下一步

1 / 34 页

全部页面点击任意一页,跳回舞台从这页播放

数字电子可编程逻辑器件架构FPGA

可编程逻辑器件

分清PLD/CPLD/FPGA三代核心器件的结构边界与场景取舍

1第 1 页 · 可编程逻辑器件

可编程逻辑器件概述

上一页我们知道 PLD 是「能改逻辑」的器件——但它到底是什么、怎么一步步走到今天、又分哪几类?这一页把整个家族的全貌摊开来看。

基本概念
PLD = 用户可按需配置内部逻辑功能与连接的通用半导体器件
发展历程
PROM→PLA→PAL→GAL→CPLD→FPGA,集成度逐级提升
按集成度分类
简单PLD(PROM/PLA/PAL/GAL)vs 复杂PLD(CPLD/FPGA)
按编程技术分类
熔丝型、反熔丝型、SRAM型、Flash型,掉电后表现各异
乐高积木拼模型对应 →PLD配置逻辑电路

积木块是固定逻辑单元,按图纸拼搭 = 按需求烧写连线与功能

2第 2 页 · 可编程逻辑器件概述

早期PLD器件:FPLA/PAL/GAL

FPLA的可编程与门/或门阵列、PAL的熔丝技术、GAL的E²CMOS工艺对比

早期PLD器件:FPLA/PAL/GA
FPLA的可编程与门/或门阵列、PAL的熔丝技术、GAL的E²CMOS工艺对比
3第 3 页 · 早期PLD器件:FPLA/PAL/GAL

FPLA/PAL/GAL结构对比

从左到右看三种PLD的演进:FPLA最灵活,PAL做减法,GAL在PAL基础上加了可配置输出。

图解渲染中…
A与、或两阵列都可在出厂后由用户烧写连线COLMC是输出逻辑宏单元,让输出极性与结构可软件改写
4第 4 页 · FPLA/PAL/GAL结构对比

EPLD与CPLD架构

前页 GAL 把'熔丝不可逆'的痛解决了——电擦电写。但工程师很快又嫌它集成度不够:要实现一个 32 位计数器,一片 GAL 拼不下。EPLD 与 CPLD 接力,把规模和灵活性都往上推一档。

EPLD 与紫外擦除
基于 EPROM 工艺,封装顶有石英窗口,紫外光照射约 20 分钟可整体擦除后重写
EPLD 的宏单元雏形
在 PAL/GAL 结构上引入可编程宏单元,集成度跃升至千门级
CPLD 宏单元构成
含 D 触发器、乘积项分配器、输出三态/反馈选择器,单个即可构成时序逻辑
逻辑块与可编程互连
若干宏单元组成逻辑块(Logic Block),块间经全局互连矩阵(PIA/IM)全连接
CPLD 工程优势
互连路径规则,延迟可预算;适合控制/译码等逻辑密集、时序严格的场景
写字楼的多个办公室对应 →CPLD 的多个逻辑块

每间办公室(逻辑块)各干各的活,中央走廊(PIA)让任意两间直通,无需绕路

5第 5 页 · EPLD与CPLD架构

CPLD内部结构

自顶向下读:CPLD芯片由LAB、PIA、IOB三大块构成,LAB内含若干宏单元。

图解渲染中…
b1LAB = Logic Array Block,宏单元的分组容器b2PIA = Programmable Interconnect Array,中心总线b3IOB = I/O Block,引脚与内部信号的接口c1每个LAB约含16个宏单元,是GAL的升级版
6第 6 页 · CPLD内部结构

FPGA架构详解

查找表(LUT)、CLB、BRAM、时钟管理的技术原理

FPGA架构详解
查找表(LUT)、CLB、BRAM、时钟管理的技术原理
7第 7 页 · FPGA架构详解

CPLD vs FPGA

同样叫"可编程逻辑器件",但架构差异让两者擅长场景完全不同。放一起对比,才能看清边界。

CPLD
  • 集成度低:数千门级,宏单元阵列结构
  • 延时确定:连续布线,pin-to-pin 延时固定
  • 功耗平稳:与逻辑使用量弱相关,上电即工作
  • 适用场景:粘合逻辑、接口桥接、状态机控制
FPGA
  • 集成度高:百万门级,LUT 细粒度阵列
  • 延时不定:分段布线,依赖布局布线结果
  • 功耗可变:静态低,动态随频率利用率上升
  • 适用场景:高速并行计算、DSP、协议栈、ASIC 原型
要确定性延时和小规模控制选 CPLD;要高密度并行与高性能选 FPGA。这是分工,不是优劣。
8第 8 页 · CPLD vs FPGA

ISP与GDS技术

比较完CPLD与FPGA后,设想器件已经焊上板:工程师仍能用下载线更新配置;到芯片投片时,版图数据以GDSII文件交给工厂。两者处理的数据完全不同。

在系统编程
器件焊上PCB后仍可经接口更新配置;这是下载阶段,不等同于运行中重配置。
JTAG链选通
多颗器件可串入TDI—TDO链;指令寄存器选通数据通路,未选者经一位旁路寄存器直接通过。
TAP指令数据
TAP状态机先移入并锁存指令,再选择数据寄存器、移入数据并更新,随后可回读校验。
GDSII用途边界
GDSII保存几何与层次结构,供IC掩模制造使用;不含可执行逻辑,不能作为PLD配置文件。
成品门锁现场换控制程序与工厂按施工图投产对应 →ISP与GDSII

门锁成品对应已装配器件,施工图对应投片版图;前者改配置,后者指导制造。

9第 9 页 · ISP与GDS技术

PLD开发流程

tcl

以 Xilinx Vivado Tcl 脚本为蓝本,展示从 HDL 输入到比特流烧录的完整 PLD 开发流程。

代码高亮加载中…

L3 加载设计、L7 仿真、L12 综合、L16 布局布线、L21 生成比特流、L22 烧录器件——串起 PLD 从源代码到硬件运行的完整链路。

10第 10 页 · PLD开发流程
施密特触发器电压回差波形整形传输特性

施密特触发器

彻底搞懂施密特触发器如何用双阈值回差消除噪声,以及它在波形整形中的工程边界

11第 11 页 · 施密特触发器

门电路组成的施密特触发器

上一页看到施密特触发器的滞回曲线——两个阈值夹出一条'死区'。但这条曲线从哪来?为什么会有两个门槛?这页用门电路把它拆开看。

两级反相器串联
Vin 经 R1 接到第一个非门输入,输出再驱动第二个非门得到 Vout
正反馈耦合
Vout 通过 R2 拉回第一级输入,与 Vin 叠加形成加速翻转的回路
上下门限漂移
Vout 为高时把等效阈值抬高为 V_T+,为低时把阈值压低为 V_T-
滞回宽度可调
改变 R1/R2 比值即可调节两个阈值间距,对应抗噪容限
水箱双位浮球阀对应 →施密特滞回

水位涨到 90% 才关阀(上门限),降到 20% 才开阀(下门限),中间区不动作,避免在单一阈值附近反复抖动

VT+=Vth+R1R2(VthVOL),VT=VthR1R2(VOHVth)V_{T+}=V_{th}+\tfrac{R_1}{R_2}(V_{th}-V_{OL}),\quad V_{T-}=V_{th}-\tfrac{R_1}{R_2}(V_{OH}-V_{th})
12第 12 页 · 门电路组成的施密特触发器

施密特触发器工作原理

沿时序读图:每一次翻转都被反馈重新定义下一次翻转的阈值,VT+ 与 VT- 由 Vo 当前状态决定。

图解渲染中…
a2Vin 上升沿用的上限阈值 VT+a3Vo=0 时反馈把等效参考往下拉a6Vin 须跌破 VT- 才能再次翻转a10ΔVT 越大抗噪声能力越强
13第 13 页 · 施密特触发器工作原理

集成施密特触发器

上一页用两个非门和电阻搭出了施密特触发器,但工程上没人焊分立元件——直接用集成芯片。这一页看 TTL 和 CMOS 两大家族的经典型号,以及必须关注的电气参数。

TTL典型型号
74LS14集成六个反相器,74LS132集成四个2输入与非门,每个门输入端都内置施密特特性
CMOS典型型号
CD40106集成六个反相器,CD4093集成四个2输入与非门,引脚与对应74LS系列兼容
阈值电压与回差
V_T+上限阈值、V_T-下限阈值,回差ΔV_T=V_T+−V_T−,回差越大抗干扰越强、灵敏度越低
TTL与CMOS差异
TTL固定5V供电、阈值约0.8V和1.6V;CMOS支持3~18V宽电压,阈值随V_DD按比例变化
空调温度设定区间对应 →施密特触发器回差

设26℃后需升到28℃才制冷、降到24℃才制热——中间2℃不响应,防止压缩机频繁启停

ΔVT=VT+VT\Delta V_T = V_T^+ - V_T^-
14第 14 页 · 集成施密特触发器

施密特触发器特点与应用

小区楼道灯:傍晚暗到一定程度才亮,亮到一定程度才灭——飞虫掠过不会反复跳变。这就是"双阈值"的妙处,也是施密特触发器的核心优势所在。

回差特性
V+ 与 V- 两个阈值的差值 ΔV,区间内变化不会引起输出翻转
噪声抑制
只要噪声幅度小于 ΔV,输出就不会误翻转
波形整形
把缓慢变化或畸变的输入信号变为陡峭方波
触点去抖
机械开关弹跳多次,仅越过阈值时才翻转
多谐振荡器
施密特反相器加 RC 定时电路构成方波振荡器
空调恒温器对应 →回差特性

温度升到 26℃ 才制冷,降到 24℃ 才停,区间内不动作

VH=VT+VTV_H = V_{T+} - V_{T-}
15第 15 页 · 施密特触发器特点与应用

积分型单稳态触发器结构

施密特触发器用滞回比较稳定电平,但很多场合要的是'受控延时'——给一次触发,输出固定宽度暂态再翻回原态。核心办法是把 RC 积分网络和门电路组合起来做积分型单稳态。

输入微分电路
C 串联在前、R 到地,构成高通网络,把触发沿变成窄尖峰
RC积分网络
R 接输入、C 对地,输出电压按指数规律缓慢上升
门电路合成
与非门两路输入:尖峰与积分电平,重叠时形成暂态窗口
脉宽由 RC 调定
暂态宽度 tw 由 R、C 与门限阈值共同决定
水桶接水计时对应 →RC积分延时

水流注入桶中,水位慢慢涨——涨到溢出口(门限阈值)翻转;水位上升过程就是积分延时

twRClnVOHVOHVTHt_w \approx RC \ln \frac{V_{OH}}{V_{OH}-V_{TH}}
16第 16 页 · 积分型单稳态触发器结构

积分型单稳工作过程

积分型单稳态一次完整动作分四步,时序和阈值共同决定每段长度。

1
稳态待机
无触发脉冲,输出Vo保持低电平,积分电容C已充至稳态电压,电路静止等待
2
触发翻转
触发脉冲Vi到达,门电路输出Vo翻转为高电平,电路进入暂态,定时开始
3
暂态定时
电容C经电阻R缓慢充放电,Vi点电压按指数规律渐变,Vo维持高电平宽度Tw≈RC
4
恢复稳态
Vi点电压越过门电路阈值,Vo自动翻回低电平,电容重新充电复位,等待下一脉冲
17第 17 页 · 积分型单稳工作过程

积分型单稳态参数计算

从暂稳态充电过程推导出 tw、tre 与 RC 的关系,最终得到最高工作频率限制。

图解渲染中…
D1电容电压 Vc 上升到门限 VTH 时门电路翻转,暂稳态结束F1输出脉宽 tw = RC·ln(初始电压/VTH),典型电路约 0.7RCH1恢复时间 tre ≈ 3~5RC,工程余量保证电容基本回稳J1tw 与 tre 决定最小周期,最高频率受此限制
18第 18 页 · 积分型单稳态参数计算

微分型单稳态触发器结构

上一页的积分型单稳对触发脉冲宽度有要求,太窄就无法触发。想让电路对极窄尖脉冲也能响应,就得换个思路——先让触发信号经过微分环节,把边沿变成尖峰,再去触发门电路。

RC微分电路
由小电容和电阻串联构成,把矩形脉冲的边沿变成正负尖脉冲
门电路+反馈
两级反相器或与非门交叉耦合,形成双稳态记忆核心
串联结构
微分电路在前级,门电路在后级,二者首尾相接
边沿触发
只在触发脉冲上升沿或下降沿瞬间响应,对脉宽不敏感
敲门只敲一下对应 →微分型单稳触发

敲一下只产生瞬间响声,不管你后面按住门铃多久

Tw0.69RCT_w \approx 0.69\,RC
19第 19 页 · 微分型单稳态触发器结构

微分型单稳工作过程

微分型单稳一次完整循环分四步:稳态→触发→暂态→恢复,节奏由RC定时。

1
稳态
无触发时,电路停在稳定电平,电容充好电,两门输出维持不变
2
触发
触发脉冲经微分电路变成尖脉冲,迫使门电路翻转入暂态
3
暂态
电容经电阻放电,输出维持翻转后的电平,脉宽由RC决定
4
恢复
电容放到阈值电压,电路自动翻回稳态,等待下一次触发
20第 20 页 · 微分型单稳工作过程

微分型单稳态参数计算

从触发到求解,按时序看脉宽TW与RC的定量关系是怎么一步步推出来的。

图解渲染中…
c3Vc(t)=VCC(1-e^(-t/RC)),指数充电f6令Vc(TW)=VT,反解t即得TWh80.69就是ln2,此即设计公式
21第 21 页 · 微分型单稳态参数计算

积分型 vs 微分型单稳态

两者都能输出固定宽度的单脉冲,但 RC 电路位置不同,导致抗噪能力与触发要求截然相反——选型时极易混淆。

积分型单稳态
  • RC 积分电路位于反馈支路(输出→输入端)
  • 输出脉宽 Tw ≈ 1.1RC(ln3 倍)
  • 积分平滑噪声,抗干扰能力强
  • 对触发脉冲宽度无严格要求
微分型单稳态
  • RC 微分电路位于触发输入支路
  • 输出脉宽 Tw ≈ 0.7RC(ln2 倍)
  • 微分放大噪声,抗干扰能力弱
  • 触发脉冲必须比输出脉宽更窄
工业噪声环境或宽触发信号选积分型;追求窄脉宽、精确触发边沿选微分型。RC 位置决定了抗噪能力的根本反转。
22第 22 页 · 积分型 vs 微分型单稳态

集成单稳态触发器

前面用门电路搭出的单稳态,电阻电容会随温度漂移,调试费力。工程里更常用集成单稳态芯片——参数稳定、外围简单,但分两种行为截然不同的类型。

集成化的价值
温漂小、一致性好,脉宽由外接 RC 决定但无须精调
非可重触发型
输出脉宽 tw 期间再触发无效,定时结束才能响应。代表 74121
可重触发型
tw 期间内新触发会重新计时,输出从最后一次触发再续 tw。代表 74123
关键参数速记
脉宽范围 40ns~28s;最小触发脉宽约 40ns;tw 由外接 RC 设定
厨房机械定时器 vs 楼道红外感应灯对应 →非可重触发 vs 可重触发

定时器按一下走完即停;感应灯每次感应到人都重新计时

23第 23 页 · 集成单稳态触发器

集成单稳态设计实例

python

用脚本演示 74121/74123 外部 RC 参数计算与脉宽推算流程。

代码高亮加载中…

calc_tw 把 K×R×C 封装为函数;K_121=0.7、K_123=0.45 体现两芯片内部比较器阈值差异;正向算 tw、反向解 R 完整跑通工程设计流程。

24第 24 页 · 集成单稳态设计实例

多谐振荡器概述

上一节的单稳态电路要靠外触发才肯翻转一次。要想让电路完全自己摆动、不停吐出方波——不需要任何人推——这就是多谐振荡器的舞台。

什么是多谐振荡器
无需外部触发,靠电路自身正反馈自动产生方波或矩形波的电路
核心机制
两管首尾交叉耦合,靠电容充放电延时让两管轮流导通
三大类多谐振荡器
无稳态自激、单稳态触发一次、双稳态触发翻转
典型应用
方波时钟源、脉冲信号源、简易闪烁灯与蜂鸣器驱动
人的心跳对应 →自激多谐振荡器

心脏不用人下命令,自己按节律搏动;振荡器无需触发,自己按周期翻转

T0.693(R1C1+R2C2)T \approx 0.693\,(R_1C_1 + R_2C_2)
25第 25 页 · 多谐振荡器概述

施密特触发器构成多谐振荡器

上一页讲了多谐振荡器是'无稳态'电路——没有外触发也能自己翻转。下面看最经典的搭法:把施密特反相器的输出经RC反馈回输入,利用两个阈值的来回切换,自动把RC的指数充放电酿成方波振荡。

电路构成
施密特反相器为主,输出经RC串回输入,电容电压即振荡信号
振荡过程
输出突变→电容电压被迫改变方向→经R朝新输出电平充放电→触达阈值再次翻转
回差防抖
VT⁺和VT⁻两个阈值拉开距离,电容电压往返其间时不会因小扰动误翻转
周期公式
T=T₁+T₂,每段时长=RC·对数函数,具体由VDD和施密特阈值共同决定
古时漏壶滴漏计时对应 →RC+施密特振荡电路

水涨到上沿→翻转倾泻(放电);降到下沿→续灌(充电),自动来回

T=T1+T2=RClnVDDVTVDDVT++RClnVT+VTT = T_1 + T_2 = RC\ln\dfrac{V_{DD}-V_{T-}}{V_{DD}-V_{T+}} + RC\ln\dfrac{V_{T+}}{V_{T-}}
26第 26 页 · 施密特触发器构成多谐振荡器

施密特多谐振荡器工作过程

RC 充放电在两个阈值之间来回穿越,自激产生方波。

1
设定起点
假设 Vo = Vcc,Vi 处于高位 VT- + Vcc
2
缓慢下降
电容经 R 向 Vcc 充,Vi 缓缓下降至 VT+
3
跳变瞬间
Vo 跌到 0,电容惯性使 Vi 同步下跳 Vcc
4
缓慢上升
电容经 R 向 0 充,Vi 缓缓回升至 VT-
5
循环出方波
Vo 跃回 Vcc,Vi 跳升 Vcc,一个周期完成
27第 27 页 · 施密特多谐振荡器工作过程

对称式多谐振荡器

上一页用施密特触发器拼出了多谐振荡器,但那只是借来的组合。真正经典、芯片内部最常见的,是把两个反相器对称地交叉耦合在一起——这才是多谐振荡器的「原型」。

两个反相器
G1、G2 特性相同,输出 u_o1 与 u_o2 始终反相
电容交叉耦合
C1 把 G1 输出送入 G2 输入,C2 反向亦然;R 给输入端直流偏置
无稳态
电路无直流稳定点,靠电容充放电在两个暂稳态间永久翻转
RC 决定周期
充放电时间常数决定周期,对称参数下 T≈2RC·ln3≈1.4RC
方波输出
两路均为近似方波,占空比由 R、C 决定,对称时接近 50%
跷跷板两端对应 →两个反相器输出

中间支点像 C1、C2 交叉耦合,两端反向联动;R 让系统停在临界点,于是跷跷板永远晃、永远反相

T=2RCln31.4RCT = 2RC \cdot \ln 3 \approx 1.4RC
28第 28 页 · 对称式多谐振荡器

对称式多谐振荡器分析

对称式多谐振荡器一个周期内电路状态与Vo1/Vo2输出波形的对应关系

图解渲染中…
s2耦合电容经Rb充放电,时长≈0.69RCs4集电极跳变经电容传到基极,雪崩翻转
29第 29 页 · 对称式多谐振荡器分析

非对称式多谐振荡器

对称式多谐振荡器的高低电平时间严格相等,占空比锁死在50%。但工程里经常需要不对称的方波——比如用短促的触发脉冲驱动一段长延时——这时候就必须让两侧RC参数不同。

非对称结构
两侧RC参数独立可设,R1≠R2或C1≠C2
交叉双时间常数
T高≈R2C1·ln2,T低≈R1C2·ln2
占空比独立可调
q=R2C1/(R1C2+R2C1),仅由RC比值决定
红绿灯主路40秒/支路20秒对应 →非对称式多谐振荡器

两侧放行时长不等但自动循环,调任一边的定时器互不影响

$T_{H} \approx R_2C_1\ln 2,\quad T_{L} \approx R_1C_2\ln 2,\quad q=\frac{R_2C_1}{R_1C_2+R_2C_1}$
30第 30 页 · 非对称式多谐振荡器

对称式 vs 非对称式多谐振荡器

对称式只能输出50%方波,想变占空比得改用非对称式。两者电路结构、调节自由度差别很大,值得一比。

对称式多谐振荡器
  • 电路完全镜像对称,两管参数相同
  • RC₁ = RC₂,两边充电时间相等
  • 占空比固定约50%,几乎不可调
  • 改RC只能同时调频率和占空比
非对称式多谐振荡器
  • 电路结构不对称,两管或RC可不同
  • RC₁ ≠ RC₂,充电时间独立设置
  • 占空比自由可调,可偏离50%
  • 频率和占空比可相对独立调节
要标准50%方波选对称式(结构简单稳定);要占空比可调的脉冲选非对称式。两条路,各有所长。
31第 31 页 · 对称式 vs 非对称式多谐振荡器

自测检验

点击作答

反相施密特触发器的输入曾超过上限阈值 VT+,随后下降。要使输出重新变为高电平,输入必须满足哪一条件?

32第 32 页 · 自测检验

知识总结

  • PLD演进本质:牺牲固定结构换取可编程性,密度越高自由度越大
  • CPLD擅长确定时序,FPGA擅长高密度并行
  • 施密特触发器用回差死区换抗干扰,代价是灵敏度下降
  • 积分型单稳抗干扰强但定时粗,微分型定时精但怕窄脉冲干扰
  • 多谐振荡器本质:施密特+RC正反馈环,频率由RC决定
延伸主题:555定时器:三类脉冲电路的统一FPGA时序约束与时钟域设计数字系统综合设计实例
33第 33 页 · 知识总结

课后思考

先自己琢磨一会儿,再翻开参考答案看看思路。

1积分型单稳态触发器在触发脉冲宽度接近或超过暂稳态持续时间时,会出现什么异常?本质原因?

参考答案出现反常输出——输出脉冲不再受RC控制,而被触发脉冲宽度接管。原因是电路无法在触发期间启动新的暂稳态,无法正常回翻。

2成本敏感的小批量产品中,CPLD和FPGA如何取舍?判断依据是什么?

参考答案看I/O数量和时序需求。I/O少、上电即用、组合逻辑为主,选CPLD;寄存器多、时序复杂或需可重构,选FPGA,哪怕成本更高。

3对称式多谐振荡器的振荡频率受哪些非理想因素影响?这会限制它的应用场景吗?

参考答案受电源波动、温度使RC常数变化、管子参数离散性等影响。频率精度有限,只适合低成本、低精度场合(如指示灯闪烁),不适合精密时钟。

34第 34 页 · 课后思考
数字电子技术基础 · 知识图解